ppie à l'intention de l'office élu (EO/US) PCT/FR00/00559 TRAITE DE COOPERATION EN MATIERE DE BREVETS

	Expéditeur: le BUREAU INTERNATIONAL
PCT	Destinataire:
NOTIFICATION DE L'ENREGISTREMENT D'UN CHANGEMENT (règle 92bis.1 et instruction administrative 422 du PCT) Date d'expédition (jour/mois/année)	MARTIN, Jean-Jacques Cabinet Regimbeau 20, rue de Chazelles F-75847 Paris Cedex 17 FRANCE
08 mars 2001 (08.03.01)	
Référence du dossier du déposant ou du mandataire 340644/17742	NOTIFICATION IMPORTANTE
Demande internationale no PCT/FR00/00559	Date du dépôt international (jour/mois/année) 07 mars 2000 (07.03.00)
Les renseignements suivants étaient enregistrés en ce qui ce	oncerne:
	le mandataire le représentant commun
Nom et adresse MARTIN, Jean-Jacques	Nationalité (nom de l'Etat) Domicile (nom de l'Etat)
Cabinet Regimbeau 26, avenue Kléber F-75116 Paris	no de téléphone 01-45-00-92-02
FRANCE	no de télécopieur 01-45-00-46-12
	no de téléimprimeur
2. Le Bureau international notifie au déposant que le changeme	
la personne le nom X l'adress	
Nom et adresse MARTIN, Jean-Jacques	Nationalité (nom de l'Etat) Domicile (nom de l'Etat)
Cabinet Regimbeau 20, rue de Chazelles	no de téléphone
F-75847 Paris Cedex 17	01-44-29-35-00
FRANCE	no de télécopieur 01-44-29-35-99
	01-44-29-35-99
	The de telemplimes.
3. Observations complémentaires, le cas échéant:	
4. Une copie de cette notification a été envoyée:	
X à l'office récepteur	aux offices désignés concernés
à l'administration chargée de la recherche internationale	aux offices élus concernés
X à l'administration chargée de l'examen préliminaire inte	rnational autre destinataire:
Bureau international de l'OMPI	Fonctionnaire autorisé:
34, chemin des Colombettes 1211 Genève 20, Suisse	Sean Taylor
no de télécopieur (41-22) 740.14.35	no de téléphone (41-22) 338.83.38

TRAITE DE COPERATION EN MATIERE DE BREVETS PCT

RAPPORT DE RECHERCHE INTERNATIONALE

(article 18 et règles 43 et 44 du PCT)

	érence du dossier du déposant ou nandataire	POUR SUITE	voir la notification de trans-	mission du rapport	de recherche internationale		
	0644/17742	A DONNER	(formulaire PCT/ISA/220) e	et, le cas echeant, i	e point 5 d-apres		
Den	nande internationale n°	Date du dépôt inte	ernational(jour/mois/année)		la plus ancienne)		
PCI	T/FR 00/00559	07/	03/2000	(jour/mois/année) Ω9	8/03/1999		
	osant	077	03/2000	00	00011999		
Dep	osanı						
FR	ANCE TELECOM et al.						
	TELECON EC UT.						
	présent rapport de recherche internation posant conformément à l'article 18. Une				nale, est transmis au		
Ce	e rapport de recherche internationale co	-					
	X II est aussi accompagné o	d'une copie de chaq	ue document relatif à l'état d	le la technique qui	y est cité.		
1.	Base du rapport				· · · · · · · · · · · · · · · · · · ·		
"	a. En ce qui concerne la langue, la	recherche internatio	nale a été effectuée sur la b	ase de la demande	internationale dans la		
Ì	langue dans laquelle elle a été dé	posée, sauf indication	on contraire donnée sous le	même point.			
	la recherche internationale	e a été effectuée su	r la base d'une traduction de	la demande intern	ationale remise à l'administration		
	b. En ce qui concerne les séquence	os do munióntidos s	u d'aaldaa amináa disulass	áce dans la doman	do internationale (le coe échéant)		
	la recherche internationale a été e				de internationale (le cas echeant)		
	contenu dans la demande	•					
			s forme déchiffrable par ord	inateur.			
	remis ultérieurement à l'au			Amoun			
l		•	orme déchiffrable par ordina		nent ne vas pas au-delà de la		
l	divulgation faite dans la de			et louini alterieurei	nent ne vas pas au-ueia de la		
	La déclaration, selon laqu du listage des séquences			chiffrable par ordin	ateur sont identiques à celles		
2.	Il a été estimé que certal	lnes revendication:	s ne pouvalent pas faire l'o	oblet d'une recher	che (voir le cadre I).		
3.	II y a absence d'unité de	l'Invention (voir le	cadre II).	•	,		
	<u>.</u>						
4.	En ce qui concerne le titre,						
	X le texte est approuvé tel q	u'il a été remis par le	e déposant.				
	Le texte a été établi par l'a	administration et a la	teneur suivante:				
5.	En ce qui concerne l'abrégé,						
	X le texte est approuvé tel qu'il a été remis par le déposant						
		s à l'administration (li par l'administration conforr dans un délai d'un mois à co		38.2b). Le déposant peut expédition du présent rapport		
6.	La figure des dessins à publier avec		e n°	5			
	xuggérée par le déposant.				Aucune des figures		
	parce que le déposant n'a	pas suggéré de figu	ıre.		n'est à publier.		
	parce que cette figure care	actérise mieux l'inve	ntion.				

RAPPORT DE RECHERCHE INTERNATIONALE



	· R 00/00559	
A CLASSEMENT DE L'OBJET DE LA DEMANDE CIB 7 G01R31/3185		
Selon la classification internationale des brevets (CIB) ou à la fois selon la classifi B. DOMAINES SUR LESQUELS LA RECHERCHE A PORTE	cation nationale et la CIB	
Documentation minimale consultée (système de classification suivi des symboles	de classement)	
CIB 7 GO1R		
Documentation consultée autre que la documentation minimale dans la mesure of	ù ces documents relèvent des domaines sur lesquels a porté la recherch	la recherche
Base de données électronique consultée au cours de la recherche internationale (nom de la base de données, et si réalisable, termes de recherche utilisé	nerche utilisés)
C. DOCUMENTS CONSIDERES COMME PERTINENTS		
Catégorie ° Identification des documents cités, avec, le cas échéant, l'indication	des passages pertinents no. des revendications visée	cations visées
A US 5 850 513 A (JEPPESEN III JAMES ET AL) 15 décembre 1998 (1998-12-1 abrégé; revendications 1-6; figure	15)	
Voir la suite du cadre C pour la fin de la liste des documents	χ Les documents de familles de brevets sont indiqués en annexe	s en annexe
"A" document définissant l'état général de la technique, non considéré comme particulièrement pertinent "E" document antérieur, mais publié à la date de dépôt international ou après cette date "L" document pouvant jeter un doute sur une revendication de priorité ou cité pour déterminer la date de publication d'une autre citation ou pour une raison spéciale (telle qu'indiquée) "O" document se référant à une divulgation orale, à un usage, à une exposition ou tous autres moyens "P" document publié avant la date de dépôt international, mais	 document ultérieur publié après la date de dépôt international ou la date de priorité et n'appartenenant pas à l'état de la technique pertinent, mais cité pour comprendre le principe ou la théorie constituant la base de l'invention document particulièrement pertinent; l'inven tion revendiquée ne peut être considérée comme nouvelle ou comme impliquant une activité inventive par rapport au document considéré isolément document particulièrement pertinent; l'inven tion revendiquée ne peut être considérée comme impliquant une activité inventive lorsque le document est associé à un ou plusieurs autres documents de même nature, cette combinaison étant évidente pour une personne du métier document qui fait partie de la même famille de brevets 	ipe quée ne peut une activité quée inventive ss
Date à laquelle la recherche internationale a été effectivement achevée	Date d'expédition du présent rapport de recherche internationale	nationale
16 mai 2000	24/05/2000	
Nom et adresse postale de l'administration chargée de la recherche internationale Office Européen des Brevets, P.B. 5818 Patentlaan 2 NL – 2280 HV Rijswijk Tel. (+31–70) 340–2040, Tx. 31 651 epo nl, Fax: (+31–70) 340–3016	Fonctionnaire autorisé Sarasua, L.	

INTERNATIONAL SEARCH REPORT

Information on patent family members

International Application No FR 00/00559

Pa cited	tent document in search report		Publication date	Patent family member(s)	Publication date
 US	5850513	Α	15-12-1998	NONE	
				·	
					·



From the INTERNATIONAL PRELIMINARY EXAMINING AUTHORITY

To:

MARTIN, Jean-Jacques CABINET REGIMBEAU 20, rue de Chazelles F-75847 Paris Cedex 17 FRANCE

PCT

NOTIFICATION OF TRANSMITTAL OF INTERNATIONAL PRELIMINARY EXAMINATION REPORT

(PCT Rule 71.1)

Date of mailing (day/month/year)
16.05.2001

Applicant's or agent's file reference
340644/17742

International application No.
PCT/FR00/00559

Applicant
FRANCE TELECOM et al.

- 1. The applicant is hereby notified that this International Preliminary Examining Authority transmits herewith the international preliminary examination report and its annexes, if any, established on the international application.
- A copy of the report and its annexes, if any, is being transmitted to the International Bureau for communication to all the elected Offices.
- Where required by any of the elected Offices, the International Bureau will prepare an English translation of the report (but not of any annexes) and will transmit such translation to those Offices.
- 4. REMINDER

The applicant must enter the national phase before each elected Office by performing certain acts (filing translations and paying national fees) within 30 months from the priority date (or later in some Offices) (Article 39(1)) (see also the reminder sent by the International Bureau with Form PCT/IB/301).

Where a translation of the international application must be furnished to an elected Office, that translation must contain a translation of any annexes to the International preliminary examination report. It is the applicant's responsibility to prepare and furnish such translation directly to each elected Office concerned.

For further details on the applicable time limits and requirements of the elected Offices, see Volume II of the PCT Applicant's Guide.

Name and mailing address of the IPEA/

Authorized officer:

<u>@</u>)

European Patent Office D-80298 Munich Tel. +49 89 2399-0, Tx: 523656 epmu d Fax: +49 89 2399-4465

DEL FRATE, A

Tel. +49 89 2399-7038



PATENT COOPERATION TREATY

PCT

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

(PCT Article 36 and Rule 70)

	olicant's or 1644/17742		s file reference	FOR FURTHER ACTION	See Notification of Transmittal of International Prelimination Examination Report (Form PCT/IPEA/416)		al Preliminary	
	rnational a T/FR00/00		ion No.	International filing date 07/03/2000	(day/month/	'year)	Priority date (day/month/yea 08/03/1999	nr)
	ernational F 1R31/3185	atent (Classification (IPC) or n	ational classification and	IPC			
	olicant ANCE TEL	ЕСОМ	et al.					
1.	This international preliminary examination report has been prepared by this International Preliminary Examining Authority and is							
	transmitte	ed to th	ne applicant according to	o Article 36.				
2.	This REF	ORT	consists of a total of 4 sl	heets including this title p	oage.			
	ame	nded a	and are the basis for th	by ANNEXES, i.e. she is report and/or sheets over the PC ive Instructions of the PC	containing rec	lescription, ctifications	, claims and/or drawings wh made before this Authority (s	see Rule 70.16
	These ar	nexes	consist of a total of 3 st	neets.				
3.	This repo	rt cont	ains indications relating	to the following items:				
	1	☒	Basis of the report					
	II		Priority					
	III		Non-establishment of	opinion with regard to n	ovelty, inventi	ive step ar	nd industrial applicability	
	IV		Lack of unity of invent	tion				
	٧	⊠		according to Article 35 tions supporting such sta		rd to nove	elty, inventive step or industri	ial applicability;
	VI		Certain documents cit	ted				
	VII		Certain defects in the	international application				
	VIII		Certain observations	on the international appl	ication			
								ì
Date of submission of the demand				Date of com	npletion of	this report		
02/1	10/2000				16.05.2001			
Nar	ne and ma	iling a	ddress of the IPEA/		Authorized of	officer		
	<u>)</u>	D-802 Tel. +	pean Patent Office 298 Munich 49 89 2399-0, Tx: 5236 449 89 2399-4465	- 56 epmu d	Rath, R		2399 8950	

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

International application No. PCT/FR00/00559

•	Basi	c of	tha	rana	-
١.	Dasi	5 01	uic	iebo	,,

2.

3.

1. This report has been drawn up on the basis of the following elements (the replacement sheets received by the receiving office in response to an invitation according to Article 14 are considered in the present report as "originally filed" and are not annexed to the report as they contain no amendments (Rules 70.16 and 70.17).):

ar	and 70.17).):	4,,4	, , , , , , , , , , , , , , , , , , ,	•
De	Description, pages:			
1-	1-3,5-14 as origina	lly filed		
4,	4,4a received v	with fax of	12/04/2001	
CI	Claims, No.:			
15	15 received v	with fax of	12/04/2001	
CI	Claims, pages:			
16	16-18 as origina	lly filed		
D	Drawings, sheets:			
1/	1/3-3/3 as origina	lly filed		
W in	With regard to the lang in the language in which	uage, all the o the internation	elements marked above were available or furnished onal application was filed, unless otherwise indicated	to this Authority under this item
Th	These elements were av	/ailable or furr	nished to this Authority in the following language	which is:
	the language of a t	ranslation furr	nished for the purposes of international search (unde	r Rule 23.1(b)).
	the language of pul	blication of the	e international application (under Rule 48.3(b)).	
	the language of the (under Rule 55.2 at		urnished for the purposes of international preliminary	examination
			r amino acid sequence disclosed in the internationation was carried out on the basis of the sequence list	
	contained in the int	ernational app	plication in written form.	
	filed together with t	he internation	nal application in computer readable form.	
	furnished subseque	ently to this A	uthority in written form.	
	furnished subseque	ently to this A	uthority in computer readable form.	
			ently furnished written sequence listing does not go be plication as filed has been furnished.	eyond the
	The statement that sequence listing ha		on recorded in computer readable form is identical to hed.	the written

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

International application No. PCT/FR00/00559

4.	The	amendments have result	ed in the cancel	lation of:						
٦.	the description, pages									
		the claims,	Nos.							
		_								
		the drawings, sheets	3/11g .							
5.		This report has been wrigoing beyond the descrip	tten disregardin ption of the inve	g (some of) ntion, as file	the amendment d, as is indicate	ts, which we d below (Ru	re conside le 70.2(c)	ered as):		
		(All replacement sheets attached to this report).	comprising ame	endments of	this nature shou	uld be indica	ited in poil	nt 1 and		
6.	Addi	itional observations, if nec	cessary:				,			
٧.	Rea: appl	soned statement unde licability; citations and	er Article 35(2) explanations s	with rega upporting s	rd to novelty, such statement	, inventive	step or	industria		
1.	State	ement								
	N	lovelty	Yes: No:	Claims Claims	1-21					
	Ir	nventive Step	Yes: No:	Claims Claims	1-21					
	lr	ndustrial Applicability	Yes: No:	Claims Claims	1-21					
2.	Citat	tions and explanations								

see separate sheet

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

- SEPARATE SHEET

International application No PCT/FR00/00559

Two main processes for testing complex integrated logic circuits are known:

- a) the process for the automatic generation of test vectors based on a full scan path (full scan ATPG) is commonly used to test the fabrication of chips;
- b) "JTAG Boundary Scan" and defined by the "Joint Test Action Group" is IEEE standard 1149.1.

US 5 850 513 also discloses a system allowing the checking of operational data of a circuit, including a maintenance subsystem, a flash memory, a controller, a processing unit, a main memory module, a data path network, means forming a dual bus, programmable logic control means, an auxiliary data transfer nozzle, and a series of input/output modules.

Together, these components process blocks of data of microcodes. The elements such as associated in this document, do not allow testing of the integrated circuit without multiple connections. This document does not therefore afford a satisfactory solution to the particularly lengthy implementation of customary testing processes.

The aim of the invention is to resolve these various drawbacks, by proposing a process for testing integrated circuits not requiring the connection of all the inputs/outputs of this circuit to a tester and allowing an extended area, or even the entire circuit, it being possible moreover for this process to be carried out much faster than the known test processes.

INTERNATIONAL PRELIMINARY EXAMINATION REPORT - SEPARATE SHEET

International application No PCT/FR00/00559

grant Area Barton and Section 1999 and Area

The combinaton of the characteristics of claim 1 is not included within the state of the art and does not follow therefrom in an obvious manner.





DEMANDE INTERNATIONALE PUBLIEE EN VERTU DU TRAITE DE COOPERATION EN MATIERE DE BREVETS (PCT)

			·
(51) Classification internationale des brevets 7:		(11) Numéro de publication internationale:	WO 00/54067
G01R 31/3185	A1	(43) Date de publication internationale: 14 septe	mbre 2000 (14.09.00)

(21) Numéro de la demande internationale: PCT/FR00/00559

(22) Date de dépôt international: 7 mars 2000 (07.03.00)

(30) Données relatives à la priorité: 99/02823 8 mars 1999 (08.03.99) FR

(71) Déposant (pour tous les Etats désignés sauf US): FRANCE TELECOM [FR/FR]; 6, place d'Alleray, F-75015 Paris

(72) Inventeur; et

(75) Inventeur/Déposant (US sculement): BARTHEL, Dominique [FR/FR]; 161, chemin du Ballois, F-38190 Bernin (FR).

(74) Mandataires: MARTIN, Jean-Jacques etc.; Cabinet Regimbeau, 26, avenue Kléber, F-75116 Paris (FR).

(81) Etats désignés: JP, KR, US, brevet européen (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

Publiée

Avec rapport de recherche internationale.

(54) Title: METHOD FOR TESTING INTEGRATED CIRCUITS WITH MEMORY ELEMENT ACCESS

(54) Titre: PROCEDE DE TEST DE CIRCUITS INTEGRES AVEC ACCES A DES POINTS DE MEMOR!SATION DU CIRCUIT


(57) Abstract

The invention concerns a method for testing an integrated circuit comprising memory elements (140) and a boundary scan chain (120) wherein on the memory elements (140) can be written and/or read on the memory elements via an access path (150) to the memory elements (140) from a terminal (108) external to the circuit. The invention is characterised in that it consists in activating the boundary scan chain (120) to impose and/or observe logic levels on the integrated circuit inputs/outputs (120).

(57) Abrégé

L'invention concerne un procédé pour tester un circuit intégré comprenant des points de mémorisation (140) et une chaîne de Boundary Scan (120), dans lequel on écrit et/ou on lit sur les points de mémorisation (140) par l'intermédiaire d'un chemin d'accès (150) aux points de mémorisation (140) depuis une borne extérieure (108) du circuit, caractérisé en ce que l'on active la chaîne de Boundary Scan (120) pour imposer et/ou observer des niveaux

logiques sur les entrées/sorties (120) du circuit intégré.



UNIQUEMENT A TITRE D'INFORMATION

Codes utilisés pour identifier les Etats parties au PCT, sur les pages de couverture des brochures publiant des demandes internationales en vertu du PCT.

AL	Albanie	ES	Espagne	LS	Lesotho	SI	Slovénie
AM	Aménie	FI	Finlande	LT	Lituanie	SK	Slovaquie
AT	Autriche	FR	France	LU	Luxembourg	SN	Sénégal
ΑU	Australie	GA	Gabon	LV	Lettonie	SZ	Swaziland
ΑZ	Azerbaïdjan	GB	Royaume-Uni	MC	Monaco	TD	Tchad
BA	Bosnie-Herzégovine	GE	Géorgie	MD	République de Moldova	TG	Togo
BB	Barbade	GH	Ghana	MG	Madagascar	TJ	Tadjikistan
BE	Belgique	GN	Guinée	MK	Ex-République yougoslave	TM	Turkménistan
BF	Burkina Faso	GR	Grèce		de Macédoine	TR	Turquie
BG	Bulgarie	HU	Hongrie	ML	Mali	TT	Trinité-et-Tobago
BJ	Bénin	IE	Irlande	MN	Mongolie	UA	Ukraine
BR	Brésil	IL	Israēl	MR	Mauritanie	UG	Ouganda
BY	Bélarus	IS	Islande	MW	Malawi	US	Etats-Unis d'Amérique
CA	Canada	IT	Italie	MX	Mexique	UZ	Ouzbékistan
CF	République centrafricaine	JР	Japon	NE	Niger	VN	Viet Nam
CG	Congo	KE	Kenya	NL	Pays-Bas	YU	Yougoslavie
CH	Suisse	KG	Kirghizistan	NO	Norvège	zw	Zimbabwe
CI	Côte d'Ivoire	KP	République populaire	NZ	Nouvelle-Zélande		
CM	Cameroun		démocratique de Corée	PL	Pologne		
CN	Chine	KR	République de Corée	PT	Portugal		
CU	Cuba	KZ	Kazakstan	RO	Roumanie		
CZ	République tchèque	LC	Sainte-Lucie	RU	Fédération de Russie		
DE	Allemagne	LI	Liechtenstein	SD	Soudan		
DK	Danemark	LK	Sri Lanka	SE	Suède		
EE	Estonie	LR	Libéria	SG	Singapour		

Procédé de test de circuits intégrés avec accès à des points de mémorisation du circuit

La présente invention concerne les procédés et les dispositifs pour 5 tester les circuits intégrés ainsi que les circuits intégrés munis de moyens autorisant la réalisation de tests efficaces.

On connaît deux principaux procédés pour tester des circuits intégrés logiques complexes.

Un premier procédé, appelé « procédé de génération automatique 10 de vecteurs de test par chemin complet de balayage », ou « full scan ATPG » en anglais, est couramment utilisé pour tester la fabrication de puces.

Ce procédé consiste à injecter sur des broches du circuit intégré des signaux connus et à prélever sur des broches de sortie les valeurs obtenues, pour les comparer à des valeurs attendues.

On utilise dans ce procédé un testeur dont des canaux sont reliés aux broches d'entrée-sortie du circuit intégré. Pour mettre en œuvre correctement ce procédé, il faut un testeur ayant un nombre de canaux égal au nombre de broches d'entrée-sortie du circuit.

Avec ce procédé, on sait tester en particulier une fonction logique combinatoire. Connaissant la combinatoire, on sait générer automatiquement les vecteurs logiques qui permettent de vérifier de manière quasi-exhaustive l'implémentation correcte de la combinatoire.

Cependant, lorsque la fonction du circuit intégré comprend des éléments de mémorisation, on ne sait pas en général générer les vecteurs de test. Dans certains cas rares où l'on sait générer ces vecteurs malgré la présence de points de mémorisation, le nombre de vecteurs de test est très élevé, de sorte que l'on doit mettre en œuvre une séquence de test très longue, difficile à stocker en mémoire, difficile à manipuler, et nécessitant beaucoup de temps sur testeur.

Pour éviter cet inconvénient dans le cas des circuits intégrés à

points de mémorisation, on sait mettre en place dans le circuit un chemin d'accès aux points de mémorisation qui permet de lire et d'écrire sur tous ces points de mémorisation, de telle façon que la fonction du circuit intégré est réduite, en commandant les points de mémorisation, à une fonction 5 combinatoire que l'on sait tester.

De manière courante, les points de mémorisation sont placés en série sur le chemin d'accès, ce chemin d'accès étant réservé au test. Ce chemin est appelé « chemin de balayage complet », ou « full scan path » en anglais. Ce chemin d'accès ajoute quelques entrées-sorties au circuit.

Ce premier procédé comporte un inconvénient majeur.

Il nécessite un accès physique, constitué par un canal du testeur, pour chaque entrée-sortie du circuit intégré. Or, de nos jours, le nombre d'entrées-sorties des circuits intégrés logiques dépasse couramment plusieurs centaines, et atteindra bientôt le millier, et les testeurs actuels ne peuvent être réalisés en pratique qu'avec quelques centaines de canaux. Les testeurs actuels deviennent donc inadaptés aux circuits intégrés à tester.

Plus généralement, les testeurs sont d'autant plus coûteux que leur nombre de canaux est élevé.

Cet inconvénient est particulièrement aigu dans le cas de circuits de grande taille, qui sont les plus susceptibles de présenter des défauts de fonctionnement. Pour de tels circuits, on réalise le test directement sur une tranche de silicium, avant un montage du circuit en boîtier, long et coûteux, qui pourrait s'avérer inutile du fait que le circuit risque d'être défectueux. Un tel test sur tranche se fait à l'aide d'une carte à pointes, dont le coût et la complexité de réalisation augmentent plus vite que le nombre de pointés, notamment en raison d'une contrainte de coplanarité des pointes.

Pour ces raisons, on met en œuvre cette méthode ATPG en ne reliant qu'une partie des broches d'entrée-sortie au testeur. Certaines entrées-sorties restent donc non testées, au détriment de la qualité du test de fabrication, et des zones du circuit restent non testées.

On a ainsi représenté, sur la figure 3, un circuit testé avec ce procédé connu, sur lequel sont indiquées par la référence 10 les branches non connectées, et sur lequel les zones non testées ont été hachurées.

On connaît un second procédé de test de circuits intégrés, qui 5 permet le contrôle et l'observation de niveaux logiques sur les entréessorties d'un circuit, même quand les interconnections du boîtier ne sont pas accessibles physiquement. Ce procédé est utilisé notamment dans le cas d'un boîtier à bille monté en surface (boîtier BGA), ou encore dans le cas d'un circuit imprimé multi-couches.

Ce second type de test, appelé « JTAG Boundary scan » (balayage de la périphérie), et défini par le « Joint Test Action Group », standard IEEE 1149.1, concerne essentiellement le test des cartes imprimées et des soudures des circuits intégrés sur ces cartes. Ce standard IEEE 1149.1 prévoit un chemin d'accès aux entrées/sorties apte à se substituer à une 15 connexion physique directe sur les entrées/sorties.

Ce second type de test est mis en œuvre en ajoutant dans le circuit intégré et dans la carte imprimée qui le porte une logique spécifique à ce test qui permet, sous le contrôle d'un automate appelé contrôleur TAP («Test Access Port controller » en anglais), de capturer le niveau logique présent 20 sur une entrée, et/ou d'imposer le niveau logique sur une sortie du circuit intégré. En mode normal, cette logique est transparente, aussi bien pour les entrées que pour les sorties.

Ainsi, les circuits intégrés d'une carte sont munis d'un chemin d'accès ayant la forme d'un boucle et reliant en série l'ensemble des 25 entrées/sorties du circuit considéré, et les boucles de chacun des circuits intégrés sont reliées en série.

La chaîne du Boundary Scan parcourt donc le composant auquel elle est intégrée, et parcourt également la carte recevant les composants. Une chaîne de Boundary Scan générale relie en série les chaînes de 30 Boundary Scan de chaque composant, de sorte que chaque plot d'entrée/sortie de chaque composant ainsi que chaque piste de la carte est

15

accessible depuis l'extérieur de la carte, par un même chemin depuis une borne spécifique de la carte, le transfert des données capturées ou à imposer s'effectuant en série dans ce chemin.

Par de telles dispositions, le Boundary Scan autorise également à 5 tester les interconnexions entre les circuits intégrés sur une carte. Dans ce cas, le vecteur de test est chargé en série dans le chemin de Boundary scan, puis émis sur les interconnexions à tester via des tampons de sortie des composants. Les résultats sont échantillonnés dans le Boundary scan, via les entrées des composants, puis sortis en série vers le testeur.

Dans un mode « test interne », adapté pour tester les composants eux-mêmes, un vecteur de test est chargé en série dans le chemin de Boundary Scan puis appliqué à la logique interne du circuit intégré. Le résultat est échantillonné dans le Boundary Scan Path, puis lu en série par le testeur.

Ce second procédé de test présente des inconvénients : il est de mise en œuvre particulièrement longue, notamment dans le mode interne où l'on teste les composants de la carte. De plus, ce procédé de test s'avère particulièrement inadapté au test des circuits intégrés avant leur montage, notamment pour tester les circuits intégrés comprenant des éléments de 20 mémorisation.

L'invention a pour but de résoudre ces différents inconvénients, en proposant un procédé de test de circuits intégrés ne nécessitant pas la connexion de toutes les entrées/sorties de ce circuit sur un testeur et permettant de tester une zone étendue, voire l'ensemble du circuit, ce 25 procédé pouvant en outre être réalisé beaucoup plus rapidement que les procédés de test connus.

En d'autres termes, l'invention se propose d'améliorer la couverture d'un test de fabrication de circuit intégré par rapport à la méthode connue d'ATPG full-scan, sans augmenter le nombre de canaux du testeur.

Ces buts sont atteints selon l'invention grâce à un procédé pour tester 30 un circuit intégré comprenant des points de mémorisation et une chaîne de

Boundary Scan, dans lequel on écrit et/ou on lit sur les points de mémorisation par l'intermédiaire d'un chemin d'accès aux points de mémorisation depuis une borne extérieure du circuit, caractérisé en ce que l'on active la chaîne de Boundary Scan pour imposer et/ou observer des niveaux logiques sur les entrées/sorties du circuit intégré.

D'autres caractéristiques, buts et avantages de l'invention apparaîtront à la lecture de la description détaillée qui va suivre, en référence aux figures annexées sur lesquelles :

- la figure 1 représente schématiquement un circuit intégré purement 10 combinatoire conforme à l'état de la technique ;
 - la figure 2 représente un circuit intégré comportant des fonctions combinatoires et des éléments de mémorisation conforme à l'état de la technique ;
- la figure 3 représente le même circuit qu'à la figure 2, sur lequel on
 a indiqué par des zones hachurées des zones non testées en employant un procédé ATPG de l'état de la technique;
 - la figure 4 représente un circuit intégré muni d'une chaîne de Boundary Scan dont des entrées et sorties ont été représentées de manière détaillée, conforme à l'état de la technique ;
- la figure 5 représente un circuit intégré selon l'invention dont un chemin d'accès à des éléments de mémorisation a été concaténé à un chemin de Boundary Scan;
- la figure 6 représente un circuit intégré selon l'invention, conforme à celui de la figure 5, et dont on a représenté les moyens de connexion
 25 entre le chemin d'accès aux éléments de mémorisation et le chemin de Boundary Scan.

Sur le circuit intégré de la figure 4, on a représenté trois parties principales : deux modules 20 et 30 d'entrée/sortie du Boundary Scan, et entre ces deux modules, une partie 40 formant le cœur du circuit intégré.

Les deux modules 20 et 30 représentés ici sont identiques l'un à l'autre. Chacun des deux modules 20 et 30 est placé en parallèle d'une

20

25

liaison directe entre une broche de connection et le cœur 40 de la puce.

On décrira seulement le module 20, le module 30 comportant les mêmes éléments que le module 20.

Le module 20 présente deux extrémités, chacune formée par un suitiplexeur 22, 24. Un premier 22 de ces deux multiplexeurs reçoit sur une liaison 23 un signal de commande appelé « signal shift », qui configure la cellule en « décalage » ou en « chargement ».

Dans le cas de la cellule 20 représentée à gauche sur la figure 4, le multiplexeur 22 est apte à recevoir sur sa première entrée 21 un signal de 10 broche, qui est par exemple un signal reçu d'une autre puce de la carte.

Sur une deuxième entrée 23 du multiplexeur 22, celui-ci reçoit un signal d'entrée SI, portant des données transférées dans la chaîne de Boundary Scan et destinées à être chargées par la cellule 20 si celle-ci est en mode « décalage ».

Entre les deux multiplexeurs 21 et 24, la cellule présente deux registres 25 et 26, dont l'un est un registre à décalage 25 qui délivre un signal de sortie SO destiné à être transité dans le Boundary Scan vers d'autres cellules d'entrée/sortie non représentées de la puce 40, ou encore vers d'autres puces.

Le registre à décalage 25 reçoit également un signal d'horloge noté ck et l'autre registre 26 reçoit un signal upd de mise à jour des verrous de sortie de la cellule 20, c'est à dire de mémoires de la cellule 20 aptes à former un niveau logique choisi de cette entrée ou de cette sortie du circuit intégré, lorsque cette cellule 20 est activée.

Le registre à décalage 25 délivre également un signal SO qui contient, pour certaines cellules, des informations relevées sur cette cellule et/ou représentatives de données enregistrées dans la cellule 20, éventuellement destinées à être analysées pour interpréter le test.

SI est donc l'entrée des données en série, SO la sortie des 30 données en série.

Le multiplexeur 24 situé à l'autre extrémité de la cellule 20, c'est à

dire entre la cellule 20 et le cœur 40 de la puce, reçoit un signal « mode » apte à commander la cellule 20 pour que le signal transmis par la cellule 20 au cœur de la puce 40 ne soit pas le signal reçu sur la broche 21 mais le signal constitué par le contenu des verrous de la cellule 20.

Les signaux SI et SO transitent dans le circuit intégré, de cellule d'entrée/sortie en cellule d'entrée/sortie sur l'ensemble de la boucle de Boundary scan reliant en série ces entrées/sorties.

De manière connue, un tel circuit intégré comporte un contrôleur TAP, non représenté, dont le rôle est de générer les signaux de commande SHIFT, UPD, CK et MODE de la chaîne de Boundary Scan du circuit intégré.

Lors d'un test d'une carte le contrôleur TAP reçoit lui-même des signaux de commande circulant dans le chemin de Boundary scan de la carte. Ces signaux de commande transmettent au contrôleur TAP du circuit les instructions concernant des niveaux logiques à imposer sur certaines cellules de son circuit intégré. A l'inverse, le contrôleur TAP transmet lui aussi dans le chemin de Boundary scan des niveaux logiques relevés sur certaines cellules.

Le circuit intégré selon l'invention, qui est représenté à la figure 5, comporte un ensemble de broches 100, associées chacune à une cellule d'entrée/sortie 110. Les cellules 110 sont raccordées en série par un chemin périphérique 120 de Boundary Scan, représenté en double trait à tirets. Ce chemin périphérique 120 forme donc une boucle 110 qui parcourt le pourtour du circuit de cellule d'entrée/sortie 110 en cellule d'entrée/sortie 110.

Ce circuit intégré comporte des fonctions combinatoires 130 et des éléments de mémorisation 140. Les éléments de mémorisation 140 sont reliés entre eux en série par un chemin 150 qui permet d'accéder à ces mémoires depuis une broche extérieure 108. Ce chemin 150 permet de commander, lors d'un test, les mémoires 140 de manière directe depuis 30 l'extérieur du circuit.

Parmi les broches 110, certaines broches référencées 103 sont

reliées aux canaux d'un testeur non représenté et d'autres broches référencées 105 ne sont pas connectées au testeur. Les broches connectées 103 sont prolongées sur la figure 5 par un trait gras, tandis que les broches non connectées 105 ne sont munies que d'un court trait fin.

Conformément à l'invention, le test de ce circuit intégré est réalisé en agissant depuis l'extérieur sur les mémoires 140, tout en activant le chemin 120 de Boundary Scan.

On utilise le chemin 150 ou bien pour placer les mémoires 140 dans un état prédéterminé, ou bien pour relever leur état au cours du test.

Simultanément, on utilise le chemin 120 de Boundary scan pour imposer sur certaines entrées/sorties non connectés 105 les niveaux logiques prédéterminés ou pour relever des niveaux logiques à observer.

Ainsi, on agit sur les mémoires 140 par l'intermédiaire du chemin 150 et on agit sur les cellules 105 non connectées par l'intermédiaire du chemin de Boundary Scan 120.

Dans ce mode de mise en œuvre de l'invention, on injecte dans les broches connectées 103 des signaux choisis directement par les canaux du testeur.

Le chemin de Boundary Scan 120 étant connecté au testeur, le testeur envoie dans ce chemin un signal choisi spécifiquement pour activer certaines des autres cellules 105 qui sont non connectées et pour leur imposer un niveau logique prédéterminé.

En utilisant à la fois le chemin de Boundary Scan 120 et à la fois une connexion directe des broches 103, le testeur a accès à toutes les broches 100 du circuit intégré. On peut donc appliquer tout vecteur de test souhaité sur un ensemble de broches qui englobe des broches connectées 103 et des broches non connectées 105.

On applique des niveaux prédéterminés à des groupes de broches d'entrée/sortie 100 en combinant une action par connexion directe sur certaines broches à une action indirecte sur les entrées-sorties par l'intermédiaire du Boundary Scan 120.

L'invention prévoit également de n'agir directement sur aucune broche et de n'imposer ou lire les niveaux logiques des entrées/sorties que par l'intermédiaire du Boundary Scan, tout en agissant directement sur les éléments de mémoire 140 du circuit par un ou plusieurs accès directs à ces mémoires 140.

Dans le cas d'un circuit à quinze éléments de mémoire par exemple, on peut adopter quinze chemins d'accès directs à chacune des mémoires, le Boundary Scan formant un seizième chemin de commande d'éléments du circuit. Bien entendu, il est également possible de placer quinze éléments de mémoire en série sur un même chemin comme dans le cas de la figure 5.

Sur l'exemple de réalisation de la figure 5, le chemin d'accès 150 aux éléments de mémoire 140 est concaténé au chemin de Boundary Scan 120 de sorte que ces deux chemins forment une même chaîne sur laquelle sont placés en série à la fois les éléments de mémoire 140 et les cellules 15 d'entrée/sortie 110.

Ainsi, on agit sur les points de mémorisation 140 et sur les cellules d'entrée/sortie 110 avec la seule connexion 108 extérieure au circuit, en injectant les données en série dans cette chaîne.

A la figure 6, on a représenté un montage adapté à une telle 20 concaténation de la chaîne de Boundary Scan 120 et de la chaîne 150 d'accès direct aux mémoires 140. Ce montage préférentiel présente l'avantage de laisser le chemin de Boundary Scan 120 disponible au contrôleur TAP en dehors d'une mise en œuvre du procédé de test selon l'invention et de permettre, lors d'un test du circuit intégré réalisé conformément à l'invention, d'activer le chemin de Boundary Scan 120.

Pour cela, la chaîne d'accès 150 aux mémoires 140 est reliée à la chaîne de Boundary Scan 120 par l'intermédiaire d'au moins un multiplexeur commandé par un signal de mode ATPG-mode, injecté depuis la broche 108.

De manière classique, la chaîne de Boundary Scan 120 comprend six liaisons. On a schématisé, sur la figure 6, le chemin de Boundary Scan

120 par un simple rectangle muni de six connexions correspondant à ces liaisons.

De même, on a représenté l'ensemble formé du chemin d'accès 150 avec ses éléments de mémorisation 140 par un simple rectangle 5 référencé 150.

On a représenté de façon détaillée la jonction entre la partie de chaîne de Boundary scan comprenant les cellules 110 en série, le contrôleur TAP 200, et le chemin d'accès 140 qui est appelé également ici chemin d'ATPG full scan par référence à l'art antérieur.

Ce raccordement est situé en aval du contrôleur TAP 200 sur la chaîne de Boundary Scan et en aval des points de mémorisation 140 sur le chemin d'accès 150.

Dans ce montage, la broche 108 forme l'extrémité extérieure d'un ensemble de quatre liaisons circulant parallèlement les unes aux autres sur 15 le chemin 150 jusqu'à cette jonction.

Ces quatre liaisons sont :

- une liaison ATPG-si apte à transmettre un signal porteur d'informations aux éléments de mémorisation 140 et aux cellules 110, commandant des états de certaines mémoires 140 ou des niveaux logiques de certaines entrées/sorties 110 qui sont aptes à reconnaître les signaux qui leur sont destinés spécifiquement. Ce canal ATPG-si porte entre la broche 108 et sa jonction avec la chaîne de Boundary Scan les éléments de mémoire 140 disposés en série;
- une liaison ATPG-se apte à transmettre au Boundary Scan un
 signal de mise en configuration de « décalage » ou de « chargement » SE de cellules choisies du Boundary Scan ;
 - une liaison CLOCK apte à transporter un signal d'horloge CK jusqu'aux différents éléments du Boundary Scan, et ;
- une liaison ATPG-mode apte à véhiculer un signal de
 commande MODE indiquant si le Boundary Scan 120 est à relier au contrôleur 200 ou bien à la chaîne d'accès aux mémoires 150. Dans ce

dernier cas, la chaîne de Boundary Scan 120 est reliée en série à la chaîne ATPG 150.

La liaison ATPG-mode est reliée à cinq multiplexeurs (ou fonctions équivalentes) dont elle constitue à chaque fois un canal de 5 commande.

Un premier multiplexeur 210 reçoit sur une première entrée le signal SI véhiculé sur la liaison ATPG-Si et reçoit sur une seconde entrée un signal d'entrée SI provenant du contrôleur TAP 200.

Un deuxième multiplexeur 220 reçoit sur ses deux entrées respectivement le signal d'horloge CK venant de la broche 108 et un autre signal d'horloge CK venant du contrôleur 200.

Un troisième multiplexeur 230 reç sur ses entrées respectivement le signal SE provenant de la broche 108 et le signal SHIFT venant du contrôleur 200.

Un quatrième multiplexeur 240 reçoit sur ses deux entrées respectivement le signal mode provenant du contrôleur 200 et un signal d'activation constant noté « 1 ».

Un cinquième multiplexeur 250 reçoit sur ses deux entrées respectivement le signal de mise à jour UPD provenant du contrôleur 200 et 20 un signal d'activation constant noté « 1 ».

Lorsque le signal de mode qui est injecté dans la broche 108 sur la liaison ATPG-mode est à 0, les liaisons SI, MODE, Shift, CK et UPD du Boundary Scan 120 sont reliées, comme dans un circuit ordinaire, au contrôleur 200.

En d'autres termes, lorsqu'aucun signal de mode test activé n'est transmis dans la broche 108, le Boundary Scan 120 est relié à son dispositif de commande 200 prévu pour réaliser un test Boundary Scan courant.

Par contre, lorsqu'un signal d'activation de test est transmis sur le canal ATPG-mode de la broche 108, les canaux SI, CK, SHIFT du Boundary 30 Scan 120 sont reliés respectivement aux signaux SI, CK, SE appliqués respectivement sur les liaisons ATPG-Si, Clock et ATPG-Se de la broche

108, tandis que les liaisons MODE et UPD du Boundary Scan 120 sont reliées aux valeurs constantes d'activation égales à 1.

Ainsi, lorsque la liaison ATPG-mode de la broche 108 reçoit un signal d'activation, le chemin de Boundary Scan 120 et les cellules 110 qu'il s comprend sont commandés par les signaux SI, CK, et SE appliqués à la broche 108 depuis l'extérieur.

Dans ce même cas, le signal MODE et le signal UPD reçus par la chaîne de Boundary Scan 120 sont les signaux permanents d'activation de sorte que le contenu des verrous des cellules d'entrée/sortie du Boundary 10 Scan est substitué aux signaux normalement prélevés sur les broches de ces cellules pendant le test selon l'invention.

On notera que le chemin d'accès 150 aux mémoires 140 est relié en permanence à l'entrée d'horloge de la broche 108, contrairement au Boundary Scan 120 qui est assujetti au signal d'horloge du contrôleur 200 ou de la broche 108 selon le contenu du signal de mode appliqué à la broche 108.

La sortie de la chaîne de Boundary Scan 120 forme une broche 109 et porte également une liaison reliant cette broche 109 au contrôleur 200, de sorte que sur le contrôleur 200 est rebouclé le signal de sortie SO du Boundary Scan 120.

Lors du test selon l'invention, un testeur connecté aux entrées ATPG-Se, Clock, ATPG-mode et ATPG-Si de la broche 108 active la chaîne concaténée comprenant les mémoires 140 en série avec les cellules 110, et applique un état choisi aux mémoires 140, impose un signal choisi sur des entrées/sorties 100 choisies du circuit intégré par l'intermédiaire de la chaîne de Boundary Scan, et relève des signaux obtenus sur des entrées/sorties 100 du circuit intégré par l'intermédiaire de la chaîne de Boundary Scan 120, ainsi que sur la broche 109.

On utilise donc lors du test du circuit intégré une logique présente 30 dans le circuit et utilisée jusqu'à présent pour accéder à des entrées/sorties du circuit non accessibles en particulier lorsque ce circuit était monté sur une carte. On augmente donc la couverture du test d'un circuit intégré logique complexe ayant de nombreuses entrées/sorties.

Quelques portes logiques supplémentaires sont ajoutées au circuit pour raccorder la chaîne de Boundary Scan 120 à la chaîne ATPG 5 full-scan, la mettre en mode non transparent et raccorder son horloge à l'horloge de test ATPG lorsque le test selon l'invention est mis en oeuvre.

Le testeur est avantageusement muni de quelques canaux branchés directement sur des broches d'entrée/sortie 100 du circuit.

Le testeur comporte alors un module pour injecter directement dans des entrées-sorties reliées à ces canaux des signaux de test et pour recevoir des signaux sortant de ces entrées-sorties 100, et pour les comparer à des signaux attendus. Le testeur comporte alors un dispositif de commande de la chaîne de Boundary Scan 120 du circuit intégré qui est coordonné au module d'injection/réception directe pour générer des vecteurs de test sur des ensembles comprenant à la fois des entrées-sorties 103 connectées directement au testeur et à la fois des entrées-sorties 105 connectées au testeur via la chaîne de Boundary Scan 120.

Dans le cas d'une telle association d'injections directes et d'injections par l'intermédiaire de la chaîne de Boundary Scan, le test permet de tester l'ensemble des parties du circuit et s'avère particulièrement rapide, efficace, du fait notamment que l'on utilise un testeur qui présente un nombre de canaux acceptable et permet un test rapide et plus complet du circuit.

Le fait d'injecter des vecteurs de test par l'association d'une injection directe dans les broches et d'une injection par l'intermédiaire de la chaîne de Boundary Scan peut même être adopté sans recourir à une intervention sur les points de mémorisation.

Le fait de concaténer les chaînes ATPG 150 et Boundary Scan 120 permet plus généralement d'agir sur les mémoires 140 et sur les 30 cellules d'entrée/sortie 110 par une même entrée 108, avec un même générateur de signaux. Grâce à l'invention on augmente le nombre de points de contrôle et d'observation, et donc on améliore la couverture de test au voisinage des entrées-sorties laissées non connectées.

L'invention améliore la testabilité au voisinage des entréess sorties bidirectionnelles, même celles connectées à un canal du testeur, car elle fournit un accès de test à un point intermédiaire qui selon la norme IEEE 1149.1 doit faire partie de la chaîne de Boundary Scan, à savoir le signal de direction.

REVENDICATIONS

- Procédé pour tester un circuit intégré comprenant des points de mémorisation (140) et une chaîne de Boundary Scan (120), dans lequel on écrit et/ou on lit sur les points de mémorisation (140) par l'intermédiaire d'un chemin d'accès (150) aux points de mémorisation (140) depuis une borne extérieure (108) du circuit, caractérisé en ce que l'on active la chaîne de Boundary Scan (120) pour imposer et/ou observer des niveaux logiques sur les entrées/sorties (120) du circuit intégré.
- 2. Procédé selon la revendication 1, caractérisé en ce que le chemin d'accès (150) aux points de mémorisation (140) et la chaîne de Boundary Scan (120) sont activés simultanément.
- Procédé selon la revendication 1 ou 2, caractérisé en ce que le chemin d'accès (150) aux points de mémorisation (140) et la chaîne de
 Boundary Scan sont activés par l'intermédiaire d'une ligne comprenant en série le chemin d'accès (150) aux points de mémorisation (140) et la chaîne de Boundary Scan (120).
- Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que l'on active la chaîne de Boundary Scan (120) par
 l'intermédiaire d'un chemin d'activation (150) relié à la chaîne de Boundary Scan (120) en aval d'un contrôleur TAP (200).
- Procédé selon la revendication 4, caractérisé en ce que le chemin d'activation (150) est relié à la chaîne de Boundary Scan (120) au moins par une porte logique (210, 220, 230, 240, 250) apte à relier, en fonction d'un signal de commande (ATPG-mode), la chaîne de Boundary Scan (120) ou bien au chemin d'activation (150) du Boundary Scan, ou bien au contrôleur TAP (200).
- 6. Procédé selon l'une des revendications 4 ou 5, caractérisé en ce que le chemin d'activation (150) inclut au moins un canal (ATPG-Si) sur lequel est placé au moins un point de mémorisation (140), ce canal étant apte à être relié en série avec la chaîne de Boundary Scan (120) lorsque

celle-ci est activée.

25

30

- Procédé selon l'une des revendications précédentes, caractérisé en ce que les canaux d'entrée (Si), d'horloge (ck) et de configuration (Sh) de la chaîne de Boundary Scan (120) sont reliés à des portes logiques (210, 220, 230, 240, 250) qui sont aptes à relier, selon un signal de commande (ATPG-Mode), ces canaux (Si, ck, Sh) ou bien aux canaux d'entrée (Si), d'horloge (ck) et de configuration (Sh) du contrôleur TAP (200) ou bien aux canaux d'entrée (Si), d'horloge (ck) et de configuration (Sh) du chemin d'activation (150).
- 8. Procédé selon l'une des revendications précédentes, caractérisé en ce que tous les points de mémorisation (140) sont reliés en série.
- Procédé selon l'une des revendications précédentes, caractérisé en ce qu'au moins une partie des entrées-sorties (100) du circuit intégré est connectée directement à un testeur apte à injecter directement dans
 certaines de ces entrées-sorties (100) des signaux choisis, et/ou à recevoir directement de certaines de ces entrées-sorties (100) des signaux de sortie et à comparer ces signaux de sortie à des signaux attendus.
- 10. Procédé selon l'une des revendications précédentes en combinaison avec la revendication 9, caractérisé en ce que le testeur d'injection et/ou de mesure directe est coordonné à un dispositif de commande de la chaîne de Boundary Scan (120) pour générer des vecteurs de test sur des ensembles comprenant à la fois des entrées-sorties (103) connectés directement au testeur et à la fois des entrées-sorties (105) connectées au testeur via la chaîne de Boundary Scan (120).
 - 11. Procédé selon l'une des revendications précédentes, caractérisé en ce que le circuit comporte des accès (150) à l'ensemble de ses points de mémorisation (140) et en ce que le test est réalisé en commandant l'ensemble des points de mémorisation (140) de sorte que la fonction du circuit intégré se réduit à une fonction combinatoire.
 - 12. Circuit intégré comportant une chaîne de Boundary Scan (120) et un chemin d'accès (150) à au moins un point de mémorisation (140),

caractérisé en ce que le chemin d'accès (150) et la chaîne de Boundary Scan (120) sont reliés en série et en ce que le circuit comporte des moyens (220,230,240,250) pour intervenir simultanément sur le ou les points de mémorisation (140) du chemin d'accès (150) et sur les cellules (110) de la chaîne de Boundary Scan (120).

- 13. Circuit intégré selon la revendication 12, caractérisé en ce que les moyens (220,230,240,250) pour intervenir simultanément sur le ou les points de mémorisation (140) du chemin d'accès (150) et sur les cellules (110) de la chaîne de Boundary Scan (120) comprennent au moins une porte logique (220,230,240,250) apte à relier la chaîne de Boundary Scan (120) ou bien au chemin d'accès (150), ou bien à un contrôleur TAP (200).
- 14. Circuit intégré selon la revendication 12 ou 13, caractérisé en ce que les canaux d'entrée (SI), d'horloge (CK) et de configuration (SHIFT) de la chaîne de Boundary Scan (120) sont reliés à des portes logiques (220,230,240,250) qui sont aptes à relier, selon un signal de commande (MODE), ces canaux ou bien aux canaux d'entrée (SI), d'horloge (CK) et de configuration (SHIFT) du contrôleur TAP (200), ou bien aux canaux d'entrée(ATPG_si), d'horloge (ATPG_ck) et de configuration (ATPG_se) du chemin d'accès (150).
- 15. Circuit intégré selon l'une des revendications 12 à 14, caractérisé en ce que tous les points de mémorisation (140) du circuit intégré sont reliés en série.
- 16. Testeur de circuit intégré, comprenant un premier module pour imposer et/ou lire des états de points de mémorisation (140) d'un circuit intégré, caractérisé en ce qu'il comporte un second module pour imposer des états et/ou lire des états de cellules d'entrée/sortie (110) par l'intermédiaire de la chaîne de Boundary Scan (120) du circuit simultanément à l'action du premier module.
- 17. Testeur de circuit intégré selon la revendication 16, caractérisé en ce qu'il est prévu pour injecter simultanément dans un circuit intégré des signaux de commande (SI) des points de mémorisation (140) et des signaux

de commande (SI) des entrées/sorties (110) du Boundary Scan (120).

- 18. Testeur selon la revendication 17, caractérisé en ce qu'il est prévu pour injecter les signaux de commande (51) des points de mémorisation (140) et les signaux de commande (51) des entrées/sorties 5 (110) du Boundary Scan (120) sur un même canal.
- 19. Testeur selon l'une quelconque des revendications 16 à 18, caractérisé en ce qu'il comporte une série de canaux aptes à être connectés directement à des entrées/sorties (103) d'un circuit intégré, et un module apte à injecter directement dans certaines de ces entrées/sorties (103) des 10 signaux choisis, et/ou à recevoir des signaux de sortie de ces entrées/sorties (103, 109) pour comparer ces signaux de sortie à des signaux attendus.
- 20. Testeur selon la revendication 19, caractérisé en ce qu'il comporte un dispositif de commande de la chaîne de Boundary Scan (120) d'un circuit intégré coordonné au module d'injection/réception directe pour générer des vecteurs de test sur des ensembles comprenant à la fois des entrées-sorties (103) connectées directement au testeur et à la fois des entrées-sorties (105) connectées au testeur via la chaîne de Boundary Scan (120).
- 21. Testeur selon l'une des revendications 16 à 20, caractérisé en ce qu'il est apte à commander l'ensemble des points de mémorisation (140) de telle sorte que la fonction du circuit intégré se réduit à une fonction combinatoire pendant le test.

-10








FIG. 1
Etat de la technique







WO 00/54067 PCT/FR00/00559



RAPPORT DE RECHERCHE INTERNATIONALE

De	nternationale No
PC	00/00559

A CLASS	ENENT DE L'OR (ET DE LA DELLA DE LA DELLA	L	1 (1)	00/00559
CIB 7	GEMENT DE L'OBJET DE LA DEMANDE G01R31/3185			
Selon la ci	assification internationale des brevets (CIB) ou à la fois selon la clas	sification nationale et la CIE	3	
Documenta Documenta	INES SUR LESQUELS LA RECHERCHE A PORTE ation minimale consultée (système de classification suivi des symbol			
CIB 7	G01R	es de classement)		
Documenta	ation consultée autre que la documentation minimale dans la manura		_	
	ation consultée autre que la documentation minimale dans la mesure	ou ces documents relèvent	l des domaine	s sur lesquels a porté la recherche
Base de do	onnées électronique consultée au cours de la recherche international	e (nom de la base de donne	ėes, et si rėalis	sable, termes de recherche utilisés)
	•			
C. DOCUM	ENTS CONSIDERES COMME PERTINENTS			
Catégorie 3	Identification des documents cités, avec, le cas échéant, l'indication			
	avec, le cas echeant, i indicatio	on des passages pertinents		no. des revendications visées
Α	IIS 5 850 512 A (IEDDECEN III 144			
,,	US 5 850 513 A (JEPPESEN III JAME ET AL) 15 décembre 1998 (1998-12-	S HENRY		1-21
	abrégé; revendications 1-6; figur	-15) -es 1 30		
		es 1,,50		
1				
	•			
ł				
ļ	,			
Voir la	a suite du cadre C pour la fin de la liste des documents	X Les documents de	familles de bi	evets sont indiqués en annexe
Catégories	spéciales de documents cités:			evers some merques en annexe
	•	T" document ultérieur publi	é après la dat	e de dépôt international ou la
Conside	ré comme particulièrement pertinent	technique pertinent, ma	parrenenant pa ais cité pour c	as a l'état de la
E" documen ou aprè	nt antérieur, mais publié à la date de dépôt international es cette date	ou la théorie constituan X° document particulièreme		invention invention revendiquée ne peut
L" documen	it pouvant jeter un doute sur une revendication de ou cité pour déterminer la date de publication d'une	ètre considérée comme inventive par rapport au	HOLDON AND AND F	COMMO impliquant una accident
autre cit	lation ou pour une raison spéciale (telle qu'indiquée)	Y aocument particulièreme	ant pertinent: I	invention reventions
une exp	nt se référant à une divulgation orale, à un usage, à losition ou tous autres moyens	wisdae ie accument es	I ASSOCIA A UN	quant une activité inventive ou plusieurs autres
P" documen postérie	nt publié avant la date de dépôt international, mais urement à la date de priorité revendiquée	hon mis beizoute in t	netier	mbinaison étant évidente
	le la recherche internationale a été effectivement achevée	3" document qui fait partie (
,	a ora orractivatitient acuevee	Date d'expédition du pré	ésent rapport d	de recherche internationale
16	mai 2000	24/05/2000)	
om et adress	se postale de l'administration characte de la			
55	se postale de l'administration chargée de la recherche internationale Office Européen des Brevets, P.B. 5818 Patentiaan 2	Fonctionnaire autorisé		
	Tel. (+31–70) 340–2040. Tx. 31 651 ego pl			
	Fax: (+31-70) 340-3016	Sarasua, L	•	

RAPPORT DE RECHERCHE INTERNATIONALE

Renseignements relatifs, wax mem

tamilles de brevets

PCT 00/00559

Membre(s) de la famille de brevet(s) Date de publication Document brevet cité Date de au rapport de recherche publication US 5850513 15-12-1998 **AUCUN**

TRAITE DE COOPERATION EN MATIERE DE BREVETS

Expéditeur:


L'ADMINISTRATION COMME DE L'EXAMEN PRELIMINAIRE INTERNATIONAL





Destinataire:

MARTIN, Jean Jacques CABINET REGIMBEAU 20, rue de Chazelles F-75847 Paris Cedex 17 FRANCE



PCT

NOTIFICATION DE TRANSMISSION DU RAPPORT D'EXAMEN PRELIMINAIRE INTERNATIONAL

(règle 71.1 du PCT)

Date d'expédition

(jour/mois/année)

16.05.2001

Référence du dossier du déposant ou du mandataire 340644/17742

Demande internationale No. PCT/FR00/00559

Date du dépot international (jour/mois/année) 07/03/2000

Date de priorité (jour/mois/année)

NOTIFICATION IMPORTANTE

08/03/1999

Déposant

FRANCE TELECOM et al.

- 1. Il est notifié au déposant que l'administration chargée de l'examen préliminaire international a établi le rapport d'examen préliminaire international pour la demande internationale et le lui transmet ci-joint, accompagné, le cas échéant, de ces annexes.
- 2. Une copie du présent rapport et, le cas échéant, de ses annexes est transmise au Bureau international pour communication à tous les offices élus.
- 3. Si tel ou tel office élu l'exige, le Bureau international établira une traduction en langue anglaise du rapport (à l'exclusion des annexes de celui-ci) et la transmettra aux offices intéressés.

4. RAPPEL

Pour aborder la phase nationale auprès de chaque office élu, le déposant doit accomplir certains actes (dépôt de traduction et paiement des taxes nationales) dans le délai de 30 mois à compter de la date de priorité (ou plus tard pour ce qui concerne certains offices) (article 39.1) (voir aussi le rappel envoyé par le Bureau international dans le formulaire PCT/IB/301).

Losrqu'une traduction de la demande internationale doit être remise à un office élu, elle doit comporter la traduction de toute annexe du rapport d'examen préliminaire international. Il appartient au déposant d'établir la traduction en question et de la remettre directement à chaque office élu intéressé.

Pour plus de précisions en ce qui concerne les délais applicables et les exigences des offices élus, voir le Volume II du Guide du déposant du PCT.

Nom et adresse postale de l'adminstration chargée de l'examen préliminaire international

Office européen des brevets
D-80298 Munich

DEL FRATE, A

Tél. +49 89 2399 - 0 Tx: 523656 epmu d

Fax: +49 89 2399 - 4465

Tél.+49 89 2399-7038

Fonctionnaire autorisé



Inte mai Application No PCT/FR 00/00559

IPC 7	G01R31/3185						
According to	According to International Patent Classification (IPC) or to both national classification and IPC						
B. FIELDS	SEARCHED						
IPC 7	ocumentation searched (classification system followed by classificat G01R	on symbols)					
Documenta	lion searched other than minimum documentation to the extent that	such documents are included in the fields s	earched				
Electronic d	data base consulted during the international search (name of data ba	ase and, where practical search terms used	2)				
C. DOCUM	ENTS CONSIDERED TO BE RELEVANT						
Category '	Citation of document, with indication, where appropriate, of the re	levant passages	Relevant to claim No.				
A	US 5 850 513 A (JEPPESEN III JAMI ET AL) 15 December 1998 (1998-12- abstract; claims 1-6; figures 1,	-15)	1-21				
Furti	her documents are listed in the continuation of box C.	Patent family members are listed	in annex.				
"A" docume consid "E" earlier of filing d "L" docume which citation other of the comme of the co	and defining the general state of the art which is not believed to be of particular relevance document but published on or after the international late on which may throw doubts on priority claim(s) or is cited to establish the publication date of another in or other special reason (as specified) ent referring to an oral disclosure, use, exhibition or means ent published prior to the international filing date but han the priority date claimed	T" later document published after the integration or priority date and not in conflict with cited to understand the principle or the invention. "X" document of particular relevance; the cannot be considered novel or cannot involve an inventive step when the document of particular relevance; the cannot be considered to involve an indocument is combined with one or ments, such combination being obvious in the art. "&" document member of the same patent	the application but early underlying the claimed invention be considered to current is taken alone claimed invention ventive step when the pre-other such docu-us to a person skilled				
	actual completion of the international search	Date of mailing of the international sec	arch report				
1	6 May 2000	24/05/2000					
Name and n	mailing address of the ISA European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo ni,	Authorized officer					
	Fax: (+31-70) 340-3016	Sarasua, L.	/				

PCT/FR 00/00559

A. CLASSEMENT DE L'OBJET DE LA DEMANDE CIB 7 G01R31/3185					
	ssification internationale des brevets (CIB) ou à la tois selon la classifi NES SUR LESQUELS LA RECHERCHE A PORTE	ication nationale et la CIB			
Documenta	tion minimate consultée (système de classification survi des symboles	de classement)			
CIB 7	G01R				
Documenta	tion consultee autre que la documentation minimale dans la mesure or	ù ces documents relèvent des domaines s	sur lesquels a porte la recherche		
Base de do	nnées électronique consultee au cours de la recherche internationale ((nom de la base de données, et si realisat	ole, termes de recherche utilisés)		
C. DOCUM	ENTS CONSIDERES COMME PERTINENTS				
Catégorie *	Identification des documents cités, avec, le cas echéant, l'indication	des passages pertinents	no. des revendications visées		
Α	US 5 850 513 A (JEPPESEN III JAMES ET AL) 15 décembre 1998 (1998-12-) abrégé; revendications 1-6; figure	15)	1-21		
Voir	a suite du cadre C pour la fin de la liste des documents	V Les documents de familles de bre	vets sont indigués on appayo		
<u> </u>		Les documents de familles de bre	vets sont indiqués en annexe		
"A" docume conside "E" docume ou apre "L" docume priorité autre c "O" docume une ex "P" docume postéri	nt définissant l'état général de la technique, non de comme particulièrement pertinent int antérieur, mais publié à la date de dépôt international se cette date int pouvant jeter un doute sur une revendication de ou cité pour déterminer la date de publication d'une itation ou pour une raison spéciale (telle qu'indiquée) int se référant à une divutgation orale, à un usage, à position ou tous autres moyens int publié avant la date de dépôt international, mais seurement à la date de priorité revendiquée international de la designation de la designation orale.	document ulténeur publié après la date de pnorité et n'appartenenant pat technique pertinent, mais cité pour coi ou la théorie constituant la base de l'ir étre considérée comme nouvelle ou crinventive par rapport au document cor document particulièrement pertinent; l'in ne peut être considérée comme impire lo sque le document est associé à un documents de même nature, cette cor pour une personne, du métier to document qui fait partie de la même far	s à l'état de la mprendre le principe invention invention revendiquée ne peut omme impliquant une activité sidéré isolément invention revendiquée juant une activité inventive ou plusieurs autres inbinaison étant évidente		
	lle la recherche internationale a été effectivement achevée	Date d'expédition du présent rapport d	e recherche internationale		
	o mai 2000 use postale de l'administration chargée de la recherche internationate	24/05/2000 Fonctionnaire autorisé			
	Office Européen des Brevets, P.B. 5818 Patentiaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Sarasua, L.			

INTERNATIONAL SEARCH REPORT

information on patent family members

Inte nal Application No
PCT/FR 00/00559

Patent document cited in search report Patent family member(s) Publication date Publication date US 5850513 Α 15-12-1998 NONE

Form PCT/ISA/210 (patent family annex) (July 1992)

PCT

AVIS INFORMANT LE DEPOSANT DE LA COMMUNICATION DE LA DEMANDE INTERNATIONALE AUX OFFICES DESIGNES

(règle 47.1.c), première phrase, du PCT)

Expéditeur: le BUREAU INTERNATIONAL

Destinataire: MARTIN, Jean-Jacques Cabinet Regimbeau

26, avenue Kléber F-75116 Paris FRANCE ARRIVE LE

22 SEP. 2000

CABINET
REGIMALIAU

Date d'expédition (jour/mois/année)

14 septembre 2000 (14.09.00)

Référence du dossier du déposant ou du mandataire 340644/17742

Demande internationale no PCT/FR00/00559

Date du dépôt international (jour/mois/année) 07 mars 2000 (07.03.00) Date de priorité (jour/mois/année)

O8 mars 1999 (08.03.99)

AVIS IMPORTANT

Déposant

FRANCE TELECOM etc

 Il est notifié par la présente qu'à la date indiquée ci-dessus comme date d'expédition de cet avis, le Bureau international a communiqué, comme le prévoit l'article 20, la demande internationale aux offices désignés suivants: KR,US

Conformément à la règle 47.1.c), troisième phrase, ces offices acceptent le présent avis comme preuve déterminante du fait que la communication de la demande internationale a bien eu lieu à la date d'expédition indiquée plus haut, et le déposant n'est pas tenu de remettre de copie de la demande internationale à l'office ou aux offices désignés.

2. Les offices désignés suivants ont renoncé à l'exigence selon laquelle cette communication doit être effectuée à cette date: EP.JP

La communication sera effectuée seulement sur demande de ces offices. De plus, le déposant n'est pas tenu de remettre de copie de la demande internationale aux offices en question (règle 49.1)a-bis)).

 Le présent avis est accompagné d'une copie de la demande internationale publiée par le Bureau international le 14 septembre 2000 (14.09.00) sous le numéro WO 00/54067

RAPPEL CONCERNANT LE CHAPITRE II (article 31.2)a) et règle 54.2)

Si le déposant souhaite reporter l'ouverture de la phase nationale jusqu'à 30 mois (ou plus pour ce qui concerne certains offices) à compter de la date de priorité, la demande d'examen préliminaire international doit être présentée à l'administration compétente chargée de l'examen préliminaire international avant l'expiration d'un délai de 19 mois à compter de la date de priorité.

Il appartient exclusivement au déposant de veiller au respect du délai de 19 mois.

Il est à noter que seul un déposant qui est ressortissant d'un Etat contractant du PCT lié par le chapitre Il ou qui y a son domicile peut présenter une demande d'examen préliminaire international.

RAPPEL CONCERNANT L'OUVERTURE DE LA PHASE NATIONALE (article 22 ou 39.1))

Si le déposant souhaite que la demande internationale procède en phase nationale, il doit, dans le délai de 20 mois ou de 30 mois, ou plus pour ce qui concerne certains offices, accomplir les actes mentionnés dans ces dispositions auprès de chaque office désigné ou élu.

Pour d'autres informations importantes concernant les délais et les actes à accomplir pour l'ouverture de la phase nationale, voir l'annexe du formulaire PCT/IB/301 (Notification de la réception de l'exemplaire original) et le volume II du Guide du déposant du PCT.

Bureau international de l'OMPI 34, chemin des Colombettes 1211 Genève 20, Suisse Fonctionnaire autorisé

J. Zahra

no de téléphone (41-22) 338.83.38

TRAITE DE COOPERATION EN MATIERE DE BREVETS PCT

RAPPORT D'EXAMEN PRELIMINAIRE INTERNATIONAL

(article 36 et règle 70 du PCT)

Référence d mandataire 340644/1		sier du déposant ou du	POUR SUITE A DO	NNER		ication de transmission du rapport d'examen e international (formulaire PCT/IPEA/416)
Demande in	tema	ionale n°	Date du dépot internationa	al <i>(jour/mo</i>	nis/année)	Date de priorité (jour/mois/année)
PCT/FR0			07/03/2000	-	•	08/03/1999
	n inte	rnationale des brevets (CIB)	l ou à la fois classification na	ationale et	CIB	
Déposant						
·	TEL	ECOM et al.				
	 Le présent rapport d'examen préliminaire international, établi par l'administaration chargée de l'examen préliminaire international, est transmis au déposant conformément à l'article 36. 					
2. Ce RA	PPO	RT comprend 4 feuilles,	y compris la présente fe	uille de c	ouverture.	
ét l'a ac	 Il est accompagné d'ANNEXES, c'est-à-dire de feuilles de la description, des revendications ou des dessins qui ont été modifiées et qui servent de base au présent rapport ou de feuilles contenant des rectifications faites auprès de l'administration chargée de l'examen préliminaire international (voir la règle 70.16 et l'instruction 607 des Instructions administratives du PCT). Ces annexes comprennent 3 feuilles. 					
3. Le pré	sent	rapport contient des indi	cations relatives aux poi	nts suiva	nts:	
1	\boxtimes	Base du rapport				
H		Priorité				
111		Absence de formulation d'application industrielle		ıveauté,	'activité inv	ventive et la possibilité
IV		Absence d'unité de l'inv				
٧	×		on l'article 35(2) quant à e; citations et explications			vité inventive et la possibilité déclaration
VI		Certains documents cité	és			
VII		Irrégularités dans la der	mande internationale			
VIII		Observations relatives à	à la demande internation	ale		
Date de prés	entat	ion de la demande d'examer	n préliminaire	Date d'ac	rèvement du	présent rapport
international		ion do la domando d'ona	prominano	Daio Car	10101110111	prosent rapport
02/10/200	0			16.05.200	1	
	ilimin	ostale de l'administration cha aire international:	argée de	Fonctionn	aire autorisé	STATE OF STA
)	D-80	e européen des brevets 298 Munich +49 89 2399 - 0 Tx: 523656	b umna	Rath, R		Society (Street Street
Fax: +49 89 2399 - 4465			•	N° de télé	ohone +49 8	9 2399 8950



I. Base du rapport

2.

3.

Description, pages:

1. En ce qui concerne les **éléments** de la demande internationale (*les feuilles de remplacement qui ont été remises* à l'office récepteur en réponse à une invitation faite conformément à l'article 14 sont considérées dans le présent rapport comme "initialement déposées" et ne sont pas jointes en annexe au rapport puisqu'elles ne contiennent pas de modifications (règles 70.16 et 70.17)):

1-3,5-14	version initiale	
4,4a	reçue(s) avec télécopie du	12/04/2001
Revendications, N°:		
15	reçue(s) avec télécopie du	12/04/2001
Revendications, pag	es:	
16-18	version initiale	
Dessins, feuilles:		
20000,		
1/3-3/3	version initiale	
•	la langue dans laquelle la demar	ués ci-dessus étaient à la disposition de l'administration ou nde internationale a été déposée, sauf indication contraire
Ces éléments étaient a	à la disposition de l'administration	n ou lui ont été remis dans la langue suivante: , qui est :
☐ la langue d'une tra	aduction remise aux fins de la re	cherche internationale (selon la règle 23.1(b)).
☐ la langue de publi	cation de la demande internatior	nale (selon la règle 48.3(b)).
☐ la langue de la tra 55.3).	duction remise aux fins de l'exar	men préliminaire internationale (selon la règle 55.2 ou
		d'acide aminés divulguées dans la demande nternationale a été effectué sur la base du listage des
☐ contenu dans la d	lemande internationale, sous forr	ne écrite.
•	emande internationale, sous form	
·	ent à l'administration, sous forme	·



Demande internationale n° PCT/FR00/00559

		remis ultérieurement	à l'administr	ation	, sous forme décl	niffrable par ordin	ateur.	
		La déclaration, selon de la divulgation faite						e va pas au-delà
		La déclaration, selon celles du listages des					able par ordinateu	ur sont identiques à
4.	Les	modifications ont entr	aîné l'annula	ation	:			
		de la description,	pages :					
		des revendications,	n ^{os} :					
		des dessins,	feuilles :					
5.		Le présent rapport a comme allant au-delà 70.2(c)) :						
		(Toute feuille de remp annexée au présent l		ompo	ortant des modific	ations de cette na	ature doit être indic	quée au point 1 et
6.	Obs	servations complémen	taires, le cas	s éch	éant :			·
٧.		claration motivée selo oplication industrielle			•	•	-	ssibilité
1.	Déc	claration						
	Νοι	ıveauté		ui : on :	Revendications Revendications	1-21		
	Acti	vité inventive	_	ui : on :	Revendications Revendications	1-21		
	Pos	sibilité d'application in			Revendications Revendications	1-21		
2.	Cita	itions et explications						

voir feuille séparée

PCT/FR00/00559

On connaît deux principaux procédés pur tester des circuits intégrés logiques complexes:

- a) le procédé de génération automatique de vecteurs de test par chemin complet de balayage or "full scan ATPG" en anglais est couramment utilisé pour tester la fabrication de puces;
- b) "JTAG Boundary scan" (balayage de la périphérie) et défini par le "Joint Test Action Group" est standard IEEE 1149.1.

On connaît également le US 5 850 513, un système permettant une vérification de données de fonctionnement d'un circuit, incluant un sous-système de maintenance, une mémoire flash, un contrôleur, une unité de traitement, un module mémoire principal, un réseau de chemin de données, des moyens formant bus dual, des moyens de contrôle logiques programmables, un buse de transfert auxiliaire de données', et un série de modules d' entrée/sortie.

L'ensemble de ces composants traite des blocs de données de micro codes. Les éléments tels qu'associés dans ce document, ne permet pas un test du circuit intégré sans connexions multiples. Ce document n'apporte donc pas de solution satisfaisante à la mise en oeuvre particulièrement longue des procédés de test habituels.

L' invention a pour but de résoudre ces différents inconvénients, en proposant un procède' de test de circuits intégrés ne nécessitant pas la connexion de toutes les entrée/sorties de ce circuit sur un testeur et permettant une zone étendue, voire l'ensemble du circuit, ce procéde' pouvant en outre être réalisé beaucoup plus rapidement que les procédés de test connus.

La combinaison des caractéristiques de la revendication 1 n'est pas comprise dans l'état de la technique et n'en découle pas de manière évidente.

accessible depuis l'extérieur de la carte, par un même chemin depuis une borne spécifique de la carte, le transfert des données capturées ou à imposer s'effectuant en série dans ce chemin,

Par de telles dispositions, le Boundary Scan autorise également à 5 tester les interconnexions entre les circuits intégrés sur une carte. Dans ce cas, le vecteur de test est chargé en série dans le chemin de Boundary scan, puis émis sur les interconnexions à tester via des tampons de sortie des composants. Les résultats sont échantillonnés dans le Boundary scan, via les entrées des composants, puis sortis en série vers le testeur.

Dans un mode « test interne », adapté pour tester les composants eux-mêmes, un vecteur de test est chargé en série dans le chemin de Boundary Scan puis appliqué à la logique interne du circuit intégré. Le résultat est échantillonné dans le Boundary Scan Path, puis lu en série par le testeur.

Ce second procédé de test présente des inconvénients : il est de mise en œuvre particulièrement longue, notamment dans le mode interne où l'on teste les composants de la carte. De plus, ce procédé de test s'avère particulièrement inadapté au test des circuits intégrés avant leur montage, notamment pour tester les circuits intégrés comprenant des éléments de 20 mémorisation.

L'invention a pour but de résoudre ces différents inconvénients, en proposant un procédé de test de circuits intégrés ne nécessitant pas la connexion de toutes les entrées/sorties de ce circuit sur un testeur et permettant de tester une zone étendue, voire l'ensemble du circuit, ce 25 procédé pouvant en outre être réalisé beaucoup plus rapidement que les procédés de test connus.

En d'autres termes, l'invention se propose d'améliorer la couverture d'un test de fabrication de circuit intégré par rapport à la méthode connue d'ATPG full-scan, sans augmenter le nombre de canaux du testeur.

Ces buls sont atteints selon l'invention grâce à un procédé pour tester un circuit intégré comprenant des points de mémorisation et une chaîne de

FEUILLE MODIFIEE

10

15

(A):

On connaît également de US 5 850 513, un système permettant une vérification de données de fonctionnement d'un circuit, incluant un sous-système de maintenance, une mémoire flash, un contrôleur, une unité de traitement, un module mémoire principal, un réseau de chemin de données, des moyens formant bus dual, des moyens de contrôle logiques programmables, un buse de transfert auxiliaire de données, et une série de modules d'entrée/sortie.

L'ensemble de ces composants traite des blocs de données de microcodes. Les éléments tels qu'associés dans ce document, ne permet pas un test du circuit intégré sans connexions multiples. Ce document n'apporte donc pas de solution satisfaisante à la mise en œuvre particulièrement longue des procédés de test habituels.

15

10

5

20

REVENDICATIONS

- Procédé pour tester un circuit intégré comprenant des points de mémorisation (140) et une chaîne de Boundary Scan (120), dans lequel on sécrit et/ou on lit sur les points de mémorisation (140) par l'intermédiaire d'un chemin d'accès (150) aux points de mémorisation (140) depuis une bomé extérieure (108) du circuit, caractérisé en ce que l'on active la chaîne de Boundary Scan (120) pour imposer et/ou observer des niveaux logiques sur les entrées/sorties (120) du circuit intégré.
 - 2. Procédé selon la revendication 1, caractérisé en ce que le chemin d'accès (150) aux points de mémorisation (140) et la chaîne de Boundary Scan (120) sont activés simultanément.
- 3. Procédé selon la revendication 1 ou 2, caractérisé en ce que le chemin d'accès (150) aux points de mémorisation (140) et la chaîne de Boundary Scan sont activés par l'intermédiaire d'une ligne comprenant en série le chemin d'accès (150) aux points de mémorisation (140) et la chaîne de Boundary Scan (120).
- 4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que l'on active la chaîne de Boundary Scan (120) par 20 l'intermédiaire d'un chemin d'activation (150) relié à la chaîne de Boundary Scan (120) en aval d'un contrôleur TAP (200).
- 5. Procédé selon la revendication 4, caractérisé en ce que le chemin d'activation (150) est relié à la chaîne de Boundary Scan (120) au moins par une porte logique (210, 220, 230, 240, 250) apte à relier, en fonction d'un signal de commande (ATPG-mode), la chaîne de Boundary Scan (120) ou bien au chemin d'activation (150) du Boundary Scan, ou bien au contrôleur TAP (200).
- 6. Procédé selon l'une des revendications 4 ou 5, caractérisé en ce que le chemin d'activation (150) inclut au moins un canal (ATPG-Si) sur lequel est placé au moins un point de mémorisation (140), ce canal étant apte à être relié en série avec la chaîne de Boundary Scan (120) lorsque



INTERNATIONAL PRELIMINARY EXAMINATION REPORT

(PCT Article 36 and Rule 70)

Applicant's or agent's file reference 340644/17742	FOR FURTHER ACTION	SeeNotificationofTransm Examination Report (For	ittalofInternational Preliminary m PCT/IPEA/416)			
International application No. PCT/FR00/00559	International filing date (day/ 07 March 2000 (07	· · · · · · · · · · · · · · · · · · ·	te (day/month/year) March 1999 (08.03.99)			
International Patent Classification (IPC) or national classification and IPC G01R 31/3185						
Applicant	ОМ					
This international preliminary examination report has been prepared by this International Preliminary Examining Author and is transmitted to the applicant according to Article 36.						
 This REPORT consists of a total of sheets, including this cover sheet. This report is also accompanied by ANNEXES, i.e., sheets of the description, claims and/or drawings which have been amended and are the basis for this report and/or sheets containing rectifications made before this Authority (see Rule 70.16 and Section 607 of the Administrative Instructions under the PCT). These annexes consist of a total of 3 sheets. 						
This report contains indications r						
I Basis of the repo		1				
II Priority III Non-establishme	nt of opinion with regard to novel	, inventive step and indust	rial applicability			
IV Lack of unity of	invention	1				
V Reasoned statem citations and exp	ent under Article 35(2) with regard lanations supporting such statement	to novelty, inventive step	or industrial applicability;			
VI Certain documen	its cited	••				
VII Certain defects in	n the international application					
VIII Certain observati	VIII Certain observations on the international application					
Date of submission of the demand		completion of this report				
02 October 2000 (02	2.10.00)	17 December 20	01 (17.12.2001)			
Name and mailing address of the IPEA/E	P Autho	Authorized officer				
Facsimile No.	Telep	Telephone No.				





INTERNATIONAL PRELIMINARY EXAMINATION REPORT

International application No.

PCT/FR00/00559

I.	I. Basis of the report					
1.	With	regard to	the elements of the international application:*			
		the inte	mational application as originally filed			
	\boxtimes	the desc	cription:			
		pages	1-3, 5-14	, as originally filed		
		pages		, filed with the demand		
		pages	, filed with the letter of			
	\square	the clai	ms:			
		pages		, as originally filed		
		pages	, as amended (together	with any statement under Article 19		
		pages		, filed with the demand		
		pages	, filed with the letter of	12 April 2001 (12.04.2001)		
	\boxtimes	the drav	wings:			
		pages	1/3-3/3	, as originally filed		
		pages		, filed with the demand		
		pages	, filed with the letter of			
		the seque	nce listing part of the description:			
		pages		, as originally filed		
		pages		, filed with the demand		
		pages	, filed with the letter of			
2.	the i	nternation se elemen the lang	to the language, all the elements marked above were available or furnished to the pal application was filed, unless otherwise indicated under this item. Its were available or furnished to this Authority in the following language guage of a translation furnished for the purposes of international search (under Ruguage of publication of the international application (under Ruguage of the translation furnished for the purposes of international preliminary)	which is: ule 23.1(b)).		
3.	. With regard to any nucleotide and/or amino acid sequence disclosed in the international application, the international preliminary examination was carried out on the basis of the sequence listing: contained in the international application in written form.					
	H		gether with the international application in computer readable form.			
	H		ed subsequently to this Authority in written form.			
	님		ed subsequently to this Authority in computer readable form. atement that the subsequently furnished written sequence listing does not	as beyond the displaying in the		
	Ш		tional application as filed has been furnished.	go beyond the disclosure in the		
			atement that the information recorded in computer readable form is identical imished.	to the written sequence listing has		
4.		The an	nendments have resulted in the cancellation of:			
			the description, pages			
			the claims, Nos.			
			the drawings, sheets/fig			
5.		This rep	port has been established as if (some of) the amendments had not been made, single the disclosure as filed, as indicated in the Supplemental Box (Rule 70.2(c)).**	nce they have been considered to go		
*	in th	iis report	sheets which have been furnished to the receiving Office in response to an invita as "originally filed" and are not annexed to this report since they do no			
••		70.17). 1	and about acutaining and among decords and the control of the cont	and to this name of		
→ ₹	Any.	геріасет	ent sheet containing such amendments must be referred to under item 1 and anne.	xea to this report.		

to the section of the section of the section of the

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

International application No. PCT/FR 00/00559

V.	Reasoned statement under Article 35(2) with regard to novelty, inventive step or industrial applicability;
	citations and explanations supporting such statement

Statement			
Novelty (N)	Claims	1-21	YES
	Claims		NO
Inventive step (IS)	Claims	1-21	YES
	Claims		NO
Industrial applicability (IA)	Claims	1-21	YES
	Claims		NO

2. Citations and explanations

Two main methods for testing complex logical integrated circuits are known:

- a) the method of automatically generating test vectors by full scan ATPG is currently used for testing microchip production;
- b) JTAG Boundary scan, defined by the Joint Test Action Group, which is IEEE Standard 1149.1.

US 5 850 513 also describes a system for verifying circuit operating data, including a maintenance subsystem, a flash memory, a controller, a processing unit, a main memory module, a data path array, means forming dual busses, programmable logic control means, an auxiliary data transfer bus and a series of input/output modules.

This set of components processes microcode data blocks.

The elements as combined in that document cannot be used to test the integrated circuit without multiple connections. That document does not, therefore, provide a satisfactory solution to implementing the usual test methods, which are particularly lengthy.

The aim of the invention is to solve these various shortcomings by proposing a method for testing integrated

International application No. PCT/FR 00/00559

circuits which does not require all the inputs/outputs of a circuit to be connected to a tester, and enables an extensive area, or even the whole circuit, to be tested. This method can furthermore be performed much faster than the known test methods.

The combination of features of Claim 1 is not contained in the prior art and does not follow obviously therefrom. PCT

NOTIFICATION DE LA RECEPTION DE L'EXEMPLAIRE ORIGINAL

(règle 24.2.a) du PCT)

Expéditeur: le BUREAU INTERNATIONAL

Destinataire:

MARTIN, Jean-Jacques Cabinet Regimbeau 26, avenue Kléber F-75116 Paris **FRANCE**

1 AVR. 2000

Date d'expédition (jour/mois/année) NOTIFICATION IMPORTANTE 03 avril 2000 (03.04.00) Demande internationale no Référence du dossier du déposant ou du mandataire PCT/FR00/00559 340644/17742

Il est notifié au déposant que le Bureau international a reçu l'exemplaire original de la demande internationale précisée

Nom(s) du ou des déposants et de l'Etat ou des Etats pour lesquels ils sont déposants:

FRANCE TELECOM (pour tous les Etats désignés sauf US)

BARTHEL, Dominique (pour US seulement)

Date du dépôt international

07 mars 2000 (07.03.00)

Date(s) de priorité revendiquée(s)

08 mars 1999 (08.03.99)

Date de réception de l'exemplaire original

par le Bureau international

27 mars 2000 (27.03.00)

Liste des offices désignés

EP:AT,BE,CH,CY,DE,DK,ES,FI,FR,GB,GR,IE,IT,LU,MC,NL,PT,SE

National : JP, KR, US

ATTENTION

Le déposant doit soigneusement vérifier les indications figurant dans la présente notification. En cas de divergence entre ces indications et celles que contient la demande internationale, il doit aviser immédiatement le Bureau international.

En outre, l'attention du déposant est appelée sur les renseignements donnés dans l'annexe en ce qui concerne

les délais dans lesquels doit être abordée la phase nationale

la confirmation des désignations faites par mesure de précaution

les exigences relatives aux documents de priorité.

Une copie de la présente notification est envoyée à l'office récepteur et à l'administration chargée de la recherche internationale.

Bureau international de l'OMPI 34, chemin des Colombettes 1211 Genève 20, Suisse

Fonctionnaire autorisé

Philippe Bécamel

n°de téléphone (41-22) 338.83.38



ANNEXE DU FORMULAIRE PCT/IB/301

Demande internationale no PCT/FR00/00559



Il est rappelé au déposant qu'il doit aborder la "phase nationale" auprès de chacun des offices désignés indiqués sur la notification de la réception de l'exemplaire original (formulaire PCT/IB/301) en payant les taxes nationales et en remettant les traductions, telles qu'elles sont prescrites par les législations nationales.

Le délai d'accomplissement de ces actes de procédure est de 20 MOIS à compter dela date de priorité ou, pour les Etats désignés qui ont été élus par le déposant dans une demande d'examen préliminaire international ou dans une élection ultérieure, de 30 MOIS à compter de la date de priorité, à condition que cette électionait été effectuée avant l'expiration du 19e mois à compter de la date de priorité. Certains offices désignés (ou élus) ont fixé des délais qui expirent au-delà de 20 ou 30 mois à compter de la date de priorité. D'autres offices accordent une prolongation des délais ou un délai de grâce, dans certains cas moyennant le paiement d'une taxe supplémentaire.

En plus de ces actes de procédure, le déposant devra dans certains cas satisfaire à d'autres exigences particulières applicables dans certains offices. Il appartient au déposant de veiller à remplir en temps voulu les conditions requises pour l'ouverture de la phase nationale. La majorité des offices désignés n'envoient pas de rappel à l'approche de la date limite pour aborder la phase nationale.

Des informations détaillées concernant les actes de procédure à accomplir pour aborder la phase nationale auprès de chaque office désigné, les délais applicables et la possibilité d'obtenir une prolongation des délais ou un délai de grâce et toutes autres conditions applicables figurent dans le volume II du Guide du déposant du PCT. Les exigences concernant le dépôt d'une demande d'examen préliminaire international sont exposées dans le chapitre IX du volume I du Guide du déposant du PCT.

GR et ES sont devenues liées par le chapitre II du PCT le 7 septembre 1996 et le 6 septembre 1997, respectivement, et peuvent donc être élues dans une demande d'examen préliminaire international ou dans une élection ultérieure présentée le 7 septembre 1996 (ou à une date postérieure) ou le 6 septembre 1997 (ou à une date postérieure), respectivement, quelle que soit la date de dépôt de la demande internationale (voir le second paragraphe, ci-dessus).

Veuillez noter que seul un déposant qui est ressortissant d'un Etat contractant du PCT lié par le chapitre ll ou qui y a son domicile peut présenter une demande d'examen préliminaire international.

CONFIRMATION DES DESIGNATIONS FAITES PAR MESURE DE PRECAUTION

Seules les désignations expresses faites dans la requête conformément à la règle 4.9.a) figurent dans la présente notification. Il est important de vérifier si ces désignations ont été faites correctement. Des erreurs dans les désignations peuvent être corrigées lorsque des désignations ont été faites par mesure de précaution en vertu de la règle 4.9.b). Toute désignation ainsi faite peut être confirmée conformément aux dispositions de la règle 4.9.c) avant l'expiration d'un délai de 15 mois à compter de la date de priorité. En l'absence de confirmation, une désignation faite par mesure de précaution sera considérée comme retirée par le déposant. Il ne sera adressé aucun rappel ni invitation. Pour confirmer une désignation , il faut déposer une déclaration précisant l'Etat désigné concerné (avec l'indication de la forme de protection ou de traitement souhaitée) et payer les taxes de désignation et de confirmation. La confirmation doit parvenir à l'office récepteur dans le délai de 15 mois.

EXIGENCES RELATIVES AUX DOCUMENTS DE PRIORITE

Pour les déposants qui n'ont pas encore satisfait aux exigences relatives aux documents de priorité, il est rappelé ce qui suit.

Lorsque la priorité d'une demande nationale, régionale ou internationale antérieure est revendiquée, le déposant doit présenter une copie de cette demande antérieure, certifiée conforme par l'administration auprès de laquelle elle a été déposée ("document de priorité"), à l'office récepteur (qui la transmettra au Bureau international) ou directement au Bureau international, avant l'expiration d'un délai de 16 mois à compter de la date de priorité, étant entendu que tout document de priorité peut être présenté au Bureau international avant la date de publication de la demande internationale, auquel cas ce document sera réputé avoir été reçu par le Bureau international le dernier jour du délai de 16 mois (règle 17.1.a)).

Lorsque le document de priorité est délivré par l'office récepteur, le déposant peut, au lieu de présenter ce document, demander à l'office récepteur de le préparer et de le transmettre au Bureau international. La requête à cet effet doit être formulée avant l'expiration du délai de 16 mois et peut être soumise au paiement d'une taxe (règle 17.1.b)).

Si le document de priorité en question n'est pas fourni au Bureau international, ou si la demande adressée à l'office récepteur de préparer et de transmettre le document de priorité n'a pas été faite (et la taxe correspondante acquittée, le cas échéant) avant l'expiration du délai applicable mentionné aux paragraphes précédents, tout Etat désigné peut ne pas tenir compte de la revendication de priorité; toutefois, aucun office désigné ne peut décider de ne pas tenir compte de la revendication de priorité avant d'avoir donné au déposant la possibilité de remettre le document de priorité dans un délai raisonnable en l'espèce.

Lorsque plusieurs priorités sont revendiquées, la date de priorité à prendre en considération aux fins du calcul du délai de 16 mois est la date du dépôt de la demande la plus ancienne dont la priorité est revendiquée.

Expéditeur: le BUREAU INTERNATIONAL

PCT

NOTIFICATION RELATIVE A LA PRESENTATION OU A LA TRANSMISSION DU DOCUMENT DE PRIORITE

(instruction administrative 411 du PCT)

Destinataire:

MARTIN, Jean-Jacques Cabinet Regimbeau 26. avenue Kléber F-75116 Paris **FRANCE**

Date d'expédition (jour/mois/année) 03 avril 2000 (03.04.00)			
Référence du dossier du déposant ou du mandataire 340644/17742	NOTIFICATION IMPORTANTE		
Demande internationale no PCT/FR00/00559	Date du dépôt international (jour/mois/année) 07 mars 2000 (07.03.00)		
Date de publication internationale (jour/mois/année) Pas encore publiée	Date de priorité (jour/mois/année) 08 mars 1999 (08.03.99)		

- La date de réception (sauf lorsque les lettres "NR" figurent dans la colonne de droite) par le Bureau international du ou des documents de priorité correspondant à la ou aux demandes énumérées ci-après est notifiée au déposant. Sauf indication contraire consistant en un astérisque figurant à côté d'une date de réception, ou les lettres "NR", dans la colonne de droite, le document de priorité en question a été présenté ou transmis au Bureau international d'une manière conforme à la règle 17.1.a) ou b).
- Ce formulaire met à jour et remplace toute notification relative à la présentation ou à la transmission du document de priorité qui a été envoyée précédemment.
- Un astérisque(*) figurant à côté d'une date de réception dans la colonne de droite signale un document de priorité présenté ou transmis au Bureau international mais de manière non conforme à la règle 17.1.a) ou b). Dans ce cas, l'attention du déposant est appelée sur la règle 17.1.c) qui stipule qu'aucun office désigné ne peut décider de ne pas tenir compte de la revendication de priorité avant d'avoir donné au déposant la possibilité de remettre le document de priorité dans un délai raisonnable en l'espèce.
- Les lettres "NR" figurant dans la colonne de droite signalent un document de priorité que le Bureau international n'a pas reçu ou que le déposant n'a pas demandé à l'office récepteur de préparer et de transmettre au Bureau international, conformément à la règle 17.1.a) ou b), respectivement. Dans ce cas, l'attention du déposant est appelée sur la règle 17.1.c) qui stipule qu'aucun office désigné ne peut décider de ne pas tenir compte de la revendication de priorité avant d'avoir donné au déposant la possibilité de remettre le document de priorité dans un délai raisonnable en l'espèce.

Date de priorité

FRANCE TELECOM etc

Demande de priorité n

Pays, office régional ou office récepteur selon le PCT Date de réception du document de priorité

08 mars 1999 (08.03.99) 99/02823

FR

27 mars 2000 (27.03.00)

Bureau international de l'OMPI 34, chemin des Colombettes 1211 Genève 20, Suisse

Fonctionnaire autorisé:

Philippe Bécamel

no de téléphone (41-22) 338.83.38



no de télécopieur (41-22) 740.14.35



REQUÊTE

R	éservé à l'office récepteur
Demande internationa	e nº
Date du dépôt internat	ional
Nom de l'office récept	eur et "Demande internationale PCT"

Le soussigné requiert que la présente demande internationale soit traitée conformément au Traité de coopération en matière de brevets.	Nom de l'office récepteur	et "Demande internationale PCT"
	Référence du dossier du d (12 caractères au maximum)	léposant ou du mandataire (facultatif) 340644/17742
Cadre nº I TITRE DE L'INVENTION PROCEDE DE A DES POINTS DE MEMORISATION DU CIRCUI		TS INTEGRES AVEC ACCES
Cadre n° II DÉPOSANT		
Nom et adresse : (Nom de famille suivi du prénom; pour une perso officielle complète. L'adresse doit comprendre le code postal et le l'adresse indiquée dans ce cadre est l'État où le déposant a son do n'est indiqué ci-dessous.)	onne morale, désignation nom du pays. Le pays de omicile si aucun domicile	Cette personne est aussi inventeur.
FRANCE TELECOM 6 Place d'Alleray		n° de téléphone
75015 PARIS FRANCE		n° de télécopieur
		n° de téléimprimeur
Nationalité (nom de l'État) : FR	Domicile (nom de l'État):
Cette personne est déposant pour : tous les États désignés tous les États désignés tous les États désignés		les États indiques dans le cadre supplementaire
Cadre n° III AUTRE(S) DÉPOSANT(S) OU (AUTRE(S)) II	NVENTEUR(S)	
Nom et adresse: (Nom de famille suivi du prénom; pour une persiofficielle complète. L'adresse doit comprendre le code postal et le l'adresse indiquée dans ce cadre est l'Etat où le déposant a son de n'est indiqué ci-dessous.) BARTHEL Dominique 161 Chemin du Ballois 38190 BERNIN FRANCE	onne morale, désignation nom du pays. Le pays de omicile si aucun domicile	Cette personne est : déposant seulement déposant et inventeur inventeur seulement (Si cette case est cochée, ne pas remplir la suite.)
Nationalité (nom de l'État) : FR	Domicile (nom de l'État FR):
Cette personne est déposant pour : tous les États désignés tous les États désignés les États-Unis d'A		nis d'Amérique es États indiqués dans le cadre supplémentaire
D'autres déposants ou inventeurs sont indiqués sur une feu	ille annexe.	
Cadre n° IV MANDATAIRE OU REPRÉSENTANT COM	MUN; OU ADRESSE PO	OUR LA CORRESPONDANCE
La personne dont l'identité est donnée ci-dessous est/a été désignée pour des déposants auprès des autorités internationales compétentes, comme:	agir au nom du ou	mandataire représentant commun
Nom et adresse: (Nom de famille suivi du prénom; pour une personne complète. L'adresse doit comprendre le code postal et le n MARTIN Jean-Jacques, SCHRIMPF Robert, AHNER I	om du pays.)	n° de téléphone 01 45 00 92 02
WARCOIN Jacques, TEXIER Christian, LE FORESTIE CABINET REGIMBEAU	ER Eric	n° de télécopieur 01 45 00 46 12
26 Avenue kléber 75116 PARIS FRANCE		n° de téléimprimeur
Adresse pour la correspondance : cocher cette case lorsque et que l'espace ci-dessus est utilisé pour indiquer une adres	e aucun mandataire ni repré se spéciale à laquelle la cor	sentant commun n'est/n'a été désigné respondance doit être envoyée.

	n° V DESIGNATION D'ETALS										
Les désignations suivantes sont faites conformément à la règle 4.9.a) (cocher les cases appropriées; une au moins doit l'être) : Brevet régional											
☐ AP	Brevet ARIPO: GH Ghana, GM Gambic, KE Kenya, LS Lesotho, MW Malawi, SD Soudan, SL Sierra Leone, SZ Swaziland, TZ République-Unie de Tanzanie, UG Ouganda, ZW Zimbabwe et tout autre État qui est un État contractant du Protocole de Harare et du PCT										
☐ EA	Brevet eurasien: AM Arménie, AZ Azerbaïdjan, BY Bélarus, KG Kirghizistan, KZ Kazakhstan, MD République de Moldova, RU Fédération de Russie, TJ Tadjikistan, TM Turkménistan et tout autre État qui est un État contractant de la Convention sur le brevet eurasien et du PCT										
⋉ EP	Brevet européen: AT Autriche, BE Belgique, CH et LI Suisse et Liechtenstein, CY Chypre, DE Allemagne, DK Danemark, ES Espagne, FI Finlande, FR France, GB Royaume-Uni, GR Grèce, IE Irlande, IT Italie, LU Luxembourg, MC Monaco, NL Pays-Bas, PT Portugal, SE Suède et tout autre État qui est un État contractant de la										
□ OA	Convention sur le brevet européen et du PCT Brevet OAPI: BF Burkina Faso, BJ Bénin, CF République centrafricaine, CG Congo, CI Côte d'Ivoire, CM Cameroun, GA Gabon, GN Guinée, GW Guinée-Bissau, ML Mali, MR Mauritanie, NE Niger, SN Sénégal, TD Tchad, TG Togo et tout autre État qui est un État membre de l'OAPI et un État contractant du PCT (si une autre forme										
de protection ou de traitement est souhaitée, le préciser sur la ligne pointillée)											
·	Émirats arabes unis	_		Liberia							
	Albanie	H		Lesotho							
	I Arménie	Ħ		Lituanie							
	Autriche	_		Luxembourg							
I =	Australic			Lettonie							
	Azerbaïdjan	\Box		Maroc							
	Bosnic-Herzégovine	ă		Prince République de Moldova							
l —	Barbade	ŏ		G Madagascar							
1 —	Bulgarie			Ex-République yougoslave de Macédoine							
1	Brésil										
1 =	Bélarus		MN	Mongolie							
I =	Canada			V Malawi							
1 =	et LI Suisse et Liechtenstein	ă		Mexique							
I =	Chine	H		Norvège							
=	Costa Rica			Nouvelle-Zėlande							
	Cuba	ă		Pologne							
	République tchèque	\Box		-							
	Allemagne	\Box		Roumanie							
I =	Danemark										
$\cdot =$	Dominique		SD								
1	Estonie	=	SE	Suède							
	Espagne		SG	Singapour							
□ FI	Finlande	$\overline{\Box}$	SI	Slovénie							
$\mathbf{I} = \mathbf{I}$	Royaume-Uni	$\overline{\Box}$	SK	Slovaquie							
1 =	Grenade		SL	Sierra Leone							
	Géorgie		TJ	Tadjikistan							
	Ghana		TM	Turkménistan							
1 —	I Gambie		TR	Turquie							
. —	Croatie										
,	Hongrie		TZ	République-Unie de Tanzanie							
ID	Indonésie		UA								
l ii	Israël		UG	Ouganda							
או	Inde	X	US	• 1							
☐ IS	Islande			• 							
▼ JR	Japon		UΖ	Ouzbékistan							
	Kenya			Viet Nam							
	Kirghizistan		ΥU	Yougoslavic							
	République populaire démocratique de Corée .		ZA	Afrique du Sud							
1			ZW	Zimbabwe							
☒ KR	République de Corée	Ca	ses r	éservées pour la désignation d'États qui sont devenus parties							
	Kazakhstan	au	PCT	après la publication de la présente seuille :							
• —	Sainte-Lucic										
LK	Sri Lanka										
Déclar	ation concernant les désignations de précaution : outre l	es d	ésign	nations faites ci-dessus, le déposant fait aussi conformement							
à la règle 4.9.b) toutes les désignations qui seraient autorisées en vertu du PCT, à l'exception de toute désignation indiquée dans le cadre supplémentaire comme étant exclue de la portée de cette déclaration. Le déposant déclare que ces désignations additionnelles sont faites sous réserve de confirmation et que toute désignation qui n'est pas confirmée avant l'expiration d'un délai de 15 mois à compter de la date de priorité doit être considérée comme retirée par le déposant à l'expiration de ce délai. (La confirmation (y compris les taxes) doit parvenir à l'office récepteur dans le délai de 15 mois.)											

Feuille nº .3.....

Cadre nº VI REVENDI	CATION	RIORITÉ				endications de priorité sont ins le cadre supplémentaire.				
Date de dépôt	Numé	ro	Lorsque la demande antérieure est une :							
de la demande antérieure (jour/mois/année)	de la demande antérieure		demande natio	onale :	demande régionale :* office régional	demande internationale : office récepteur				
08/03/99	99 02	FRANCI	=							
(2)										
(3)		·								
L'office récepteur est prié de préparer et de transmettre au Bureau international une copie certifiée conforme de la ou des demandes antérieures (seulement si la demande antérieure a été déposée auprès de l'office qui, aux fins de										
la présente demande internationale, est l'office récepteur) indiquées ci-dessus au(x) point(s): * Si la demande antérieure est une demande ARIPO, il est obligatoire d'indiquer dans le cadre supplémentaire au moins un pays partie à la Convention de Paris pour la protection de la propriété industrielle pour lequel cette demande antérieure a été déposée (règle 4.10.b)ii)). Voir le cadre supplémentaire.										
Cadre n° VII ADMINISTRATION CHARGÉE DE LA RECHERCHE INTERNATIONALE										
Choix de l'administration ch internationale (ISA) (si pl chargées de la recherche interna pour procéder à la recherche l'administration choisie; le code utilisé):	usieurs administi itionale sont comp internationale, in	rations ce étentes che diquer ut être	tte recherche (si argée de la recherch atc (jour/mois/année	une rech e interna)	erche antérieure a été e tionale ou demandée à ce Numéro	Pays (ou office régional)				
ISA/ EP			Novembre 19	99	FA 569779	OEB				
Cadre n° VIII BORDEREAU; LANGUE DE DÉPÔT										
La présente demande internati le nombre de feuilles suivant requête description (sauf partie réserve au listage des séquences) revendications abrégé dessins partie de la description réservé au listage des séquences Nombre total de feuilles Figure des dessins qui doit accompagner l'abrégé: Cadre n° IX SIGNATULA côté de chaque signature indique	: 3	1.	uille de calcul des puvoir distinct sign pie du pouvoir gér plication de l'abse peument(s) de prior duction de la dem dications séparées ologique déposés rage des séquences chiffrable par orditres éléments (précangue de dépôt de mande internation DU MANDATAIR	taxes é à S' déral; nu nce d'ur rité indic ande inte concern s de nucl nateur ciser) : C la ale : Fra airement	uivre (2) uméro de référence, le cone signature qué(s) dans le cadre n° vernationale en (langue) ant des micro-organism déotides ou d'acides am copie du Rapport de Rec	VI au(x) point(s): : es ou autre matériel inés sous forme cherche à quel titre l'intéressé signe.				
TEXIER Christian	<u></u>			:	75116 PARIS F	RANCE				
Réservé à l'office récepteur 1. Date effective de réception des pièces supposées constituer la demande internationale :										
3. Date effective de réception, rectifiée en raison de la réception ultérieure, mais dans les délais, de documents ou de dessins complétant ce qui est supposé constituer la demande internationale :										
4. Date de réception, dans les délais, des corrections demandées selon l'article 11.2) du PCT :										
5. Administration chargée internationale (si plusieurs	de la rechere sont compétentes	he ISA		6.	Transmission de la c jusqu'au paiement d	copie de recherche différée le la taxe de recherche.				
		- Réserv	é au Bureau intern	ational						
Date de réception de l'exemplaire original par le Bureau international										

Not entered for parale

936487

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

JC03 Rec'd PCT/PTO 1 0 SEP 2001

Application No.:

U.S. National Serial No.:

Filed:

PCT International Application No.:

PCT/FR00/00559

VERIFICATION OF A TRANSLATION

I, Susan POTTS BA ACIS

Director to RWS Group plc, of Europa House, Marsham Way, Gerrards Cross, Buckinghamshire, England declare:

That the translator responsible for the attached translation is knowledgeable in the French language in which the below identified international application was filed, and that, to the best of RWS Group plc knowledge and belief, the English translation of the amended sheets of the international application No. PCT/FR00/00559 is a true and complete translation of the amended sheets of the above identified international application as filed.

I hereby declare that all the statements made herein of my own knowledge are true and that all statements made on information and belief are believed to be true; and further that these statements were made with the knowledge that willful false statements and the like so made are punishable by fine or imprisonment, or both, under Section 1001 of Title 18 of the United States Code and that such willful false statements may jeopardize the validity of the patent application issued thereon.

Date: August 17, 2001

Signature of Director:


For and on behalf of RWS Group plc

Post Office Address:

Europa House, Marsham Way,

Gerrards Cross, Buckinghamshire,

England.



accessible from outside the board, via one and the same path from a specific terminal of the board, the transfer of the data sensed or to be imposed taking place in series in this path.

25

30

35

Through such arrangements, the Boundary Scan also permits the testing of the interconnections between the integrated circuits on a board. In this case, the test vector is loaded serially into the Boundary Scan path, then sent to the interconnections to be tested via output buffers of the components. The results are sampled in the Boundary Scan, via the inputs of the components, then output serially to the tester.

In an "internal test" mode, adapted for testing the components themselves, a test vector is loaded in

series in the Boundary Scan path and then applied to the internal logic of the integrated circuit. The result is sampled in the Boundary Scan path, then read serially by the tester.

5

10

This second test process has drawbacks: it is especially lengthy to implement, particularly in the internal mode where the components of the board are tested. Moreover, this test process turns out to be especially unsuitable for the testing of integrated circuits before they are mounted, in particular for testing integrated circuits which comprise memory elements.

15 US 5 850 513 also discloses a system allowing the checking of operational data of a circuit, including a maintenance subsystem, a flash memory, a controller, a processing unit, a main memory module, a data path network, means forming a dual bus, programmable logic control means, an auxiliary data transfer nozzle, and a series of input/output modules.

Together, these components process blocks of data of microcodes. The elements such as associated in this document, do not allow testing of the integrated circuit without multiple connections. This document does not therefore afford a satisfactory solution to the particularly lengthy implementation of customary testing processes.

30

35

25

The aim of the invention is to resolve these various drawbacks, by proposing a process for testing integrated circuits not requiring the connection of all the inputs/outputs of this circuit to a tester and making it possible to test an extended area, or even the entire circuit, it being possible moreover for this process to be carried out much faster than the known test processes.

Stated otherwise, the invention proposes to improve the coverage of an integrated circuit fabrication test as compared with the known full-scan ATPG method, without increasing the number of channels of the tester.

5

These aims are achieved according to the invention by virtue of a process for testing an integrated circuit comprising memory points and a Boundary Scan chain

CLAIMS

- Process for testing an integrated comprising memory points (140) and a Boundary Scan chain (120), in which one writes and/or reads to and/or from the memory points (140) by way of an access path 5 (150) to the memory points (140) from an outside terminal (108) of the circuit, characterized in that the Boundary Scan chain (120) is activated so as to impose and/or observe logic levels on the inputs/outputs (110) of the integrated circuit. 10
 - 2. Process according to claim 1, characterized in that the access path (150) to the memory points (140) and the Boundary Scan chain (120) are activated simultaneously.
- 3. Process according to claim 1 or 2, characterized in that the access path (150) to the memory points (140) and the Boundary Scan chain are activated by way of a line comprising in series the access path (150) to the memory points (140) and the Boundary Scan chain (120):

- 4. Process according to any one of claims 1 to 3, 25 characterized in that the Boundary Scan chain (120) is activated by way of an activation path (150) linked to the Boundary Scan chain (120) downstream of a TAP controller (200).
- 5. Process according to claim 4, characterized in that the activation path (150) is linked to the Boundary Scan chain (120) at least by a logic gate (210, 220, 230, 240, 250) able to link, as a function of a control signal (ATPG-mode), the Boundary Scan chain (120) or else to the activation path (150) of the Boundary Scan, or else to the TAP controller (200).
 - 6. Process according to either of claims 4 and 5,

characterized in that the activation path (150) includes at least one channel (ATPG-Si) on which is placed at least one memory point (140), this channel being able to be linked in series with the Boundary Scan chain (120) when